第1关:2-4译码器设计
任务描述
本关任务:在Logisim中,绘制一个高电平有效2线-4线译码器,使能Enable高电平有效。
第2关:3-8译码器设计
任务描述
本关任务:在Logisim中,利用上一关中设计的2-4译码器级联来构建3-8译码器,使能信号Enable高电平有效。
第3关:低电平译码器LS138设计
任务描述
本关任务:在Logisim中,设计一个低电平有效的3-8译码器,使能信号有三个:G1、nG2a、nG2b。集成电路编码74LS138。
第4关:译码器应用设计
任务描述
本关任务:在Logisim中选择在前面关卡中设计的译码器配合适当的门电路进行组合逻辑设计,设计一个全加器FA。