《数字电子技术课程设计》课程笔记(一）————电路设计原理

一、设计框图

        

二、电路原理分析

1.抢答电路

1. 设计思路框图
2. 原理图

 

        3.原理图分析

                主持人开关开时：

                抢答电路开始工作，当有人按下某个按键后，该引脚置低电平，通过74ls148编码后传入74ls279进行锁存，148每发送一个数据时gs引脚就会置高电平，从而顺利的通过74ls279让数据传送给74ls48译码器，紧接着数码管会接收到译码器传送的信号，继而点亮按抢答序号数码管。

                主持人开关关时：

                74ls279中所有的R‘都接低电平，所以所有的输出都是低电平，74ls48的BI/RBO控制端始终为低电平，数码管始终不显示。

2.秒信号发生电路

        1.设计思路框图

         2.原理图

         3.原理图分析

        经典的方波产生电路，电路简单稳定，经计算：T=0.7(R10+2R11)C,其中R10=15k；R11=68k,C=10uf,所以T约等于1s。

        这样就实现了每秒发送一个信号到后续的电路中。

         可以在3脚输出口与VCC之间加一个LED灯和限流电阻，这样可以清晰的看到3号引脚是不是发出了秒信号。

3.倒计时部分

        1.设计思路框图

         2.原理图

         原理图分析：

                时间预置功能：利用74ls192的可预置性，当开关打到1档时，load预置端接地(低电平有效），使74ls192的输出始终保持为预置输入，并且不再计数。

                减计数功能：当74ls192的up端接高电平时，它的down端就会开始进行减计数的功能，从预置数开始一直减一，0减一之后是9，如此往复循环。

                归零信号输出：两个计数器并用，可以达到最多99秒的时间预置计数。每当个位上从0减为9时，74ls192的bo端就会输出一个低电平脉冲，当两个计数器都为零时，在十位上就会有一个低电平脉冲作为归零信号输出。

                CLR端：要接低电平，不然计数器始终输出零保持不变。

4.控制电路部分

        1.设计思路框图

        抢答编码封锁电路

        倒计时停止电路

         原理图

         原理图分析：

        1.抢答编码封锁电路

        主持人开关为断开时，当有一个人按下按键开始抢答后，CTR电平置高，继而经过与非门后输出端为低电平，输出又作为与非门的输入，最后与非门控制的74ls148使能端为高电平，达到封锁74ls148的目的。

        当倒计时归零时，原本置高的BO2端会发出一个低电平脉冲，致使与非门输出的74ls148使能端为高电平，同样达到封锁74ls148的目的。

        2.倒计时停止电路

        倒计时的预置端可以和主持人的开关相连，这样支持人开关闭合时，数码管关闭同时达到预置的效果，松开时，达到抢答和计时器的效果。

        当有人抢答时，CTR置高电平，与非门输出端就为低电平，在经过三输入与门后输出端秒信号始终为低电平，计时器不再计时。

        当倒计时停止时，BO2发出一个低电平脉冲，同样经过三输入与门后输出端秒信号始终为低电平，计时器不再计时，此时的BO2应保持低电平不变了。