qq_55911783的博客

2020计本一班数字逻辑基础期末一.教材书P40 图2.45，如图：1.代码：module adder(a,b,s1,s0);input a,b;output s1,s0;assign s1=a&b;assign s0=a^b;endmodule2.实验最终（因为没有测试代码，所以我们联合仿真的时候没有波形图，最终如下）视频链接：https://www.bilibili.com/video/BV1Mh411Y7o6?share_source=copy_web二.Veril

20计本数字逻辑基础实验一.独热码状态机代码：二.SR锁存器延迟模型代码：module my_rs(reset,set,q,qbar);input reset,set;output q,qbar;nor #(1) n1(q,reset,qbar);nor #(1) n2(qbar,set,q);endmodulemodule tb_71;reg set,reset;wire q,qbar;initialbeginset<=0;reset<=1;#10 set&