vivado如何使用pll核进行倍频或分频

有时候需要对信号进行特殊倍数的分频或者倍频时，建议使用PLL核，能很大程度的提高效率与稳定性，并且还能生成较为特殊的倍数的频率。

1.首先打开一个工程

此程序的目的可以忽略，此时如果需要对系统时钟clk信号进行分频或倍频

2.点击IP Catalog（这是用来显示所有IP核的目录），然后在出现的新界面中输入clk，随后双击Clocking Wizard。

3.出现如下界面，1号框表示这个ip核的接口，包含输入、输出、复位等引脚；2号框表示这个ip核的命名，这个可以随便设置，但是需要保证后续使用时保持一致；3号框中MMCM可以实现动态相位调整,PLL没有办法实现动态相位调整，一般保持默认就行；4号框中表示输入时钟的频率，即需要倍频或分频的原频率，由于我的clk是50MHz，所以此处我将clk_in1改成50MHz。

4.然后点击Output Clocks（1号标注位置），出现如下所示界面，3号标注处的频率值表示需要倍频或分频后的频率输出值；4号标注处表示对输入输出口的设置，我只选择了使用reset复位信号，并且在5号框中选择reset低电平复位，所以在左侧的复位信号变为resetn。

6.然后就一直点击ok，generate，ok等，最后将出现如下界面，如果认为需要修改设置只需要在此处双击就可跳回之前的界面。

7.点击IP Source，然后逐层展开你的ip核，直到找到.veo文件， 双击这个文件，出现右方的窗口，找到框中的代码，这个代码就是你使用这个ip核的代码模板，可以直接将这个模板复制到你的代码中使用。

8.如下使用，则信号clk_100M就是一个100MHz的时钟信号，可以用这个信号去驱动其他的信号，或者用来作为ila核的采样信号。