Verilog秋招准备

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

文章目录

• 目录

  文章目录

  前言

  一、

  二、

  三、

  四、

  五、

  六、

  七、

前言

希望能在暑假期间多做一些Verilog的题目，弥补实战的不足。

---

一、

因为X是不定态，所以当10时，

@(A)Count = Count+1 = 1；

@(B)Count = Count+1 ；【不成立】

则无法继续进行，Count只能等于1了。

二、

答案是：2-4编码器。首先可以排除A、C。

由代码可知，~(  )使得输入位数变低，即2-4译码器。

三、