1.进行C/C++功能函数编写
1.1连接192.168.99.21服务器(),输入vitis_hls命令启动vitis软件
1.2新建工程:设置工程名称、目录,选定开发板,设置顶层函数(也可在程序完成后通过project setting设置)等
1.3添加文件:右键source添加或新建源文件,编写C/C++功能函数代码;
2.生成RTL代码文件
点击run C simulation进行C综合,目标生成RTL代码(.v文件),综合完成后生成综合总结报告,可查看相关资源占用,输入输出端口等;
3.生成IP核
点击export RTL:将生成的RTL文件打包成一个IP核输出export.zip;
若通过verilog代码文件实现上板使用则不需执行;
#验证生成的IP核在下一章节