Power SI PDN AC impedance仿真案例

作为硬件工程师做产品系统性的设计时，通常是参考SOC芯片厂商的DEMO去设计，特别是SOC小系统的电源和core电压供电滤波电容这块的，但有时候厂商的DEMO不适用于量产，比如SOC的core电压管脚的电容数量多，SOC pitch脚间距很小，电容用2.2uf /0402，实物2.2uF的封装比1uF/0402的尺寸偏大（虽然都是0402但实际看规格书时发现有差别），实际使用时2.2uF的电容厂商贴片会有连锡的问题，所以这时候需要去更改电容的封装变小或是更改容值，这就需要再更改后做PDN仿真，是否能满足SOC对自身电源网络的AC阻抗需求。

1. 如下曲线图的绿色线是demo板的，均在规格内
2. 2.2uF/0402电容改为1uF/0402,如黄色曲线，在1MHz，2MHz影响变差，所以单出数量不变的基础上，将容值变小是会影响最终的效果
3. 在步骤2的基础上加6pcs 10uF/0603，如蓝色曲线,1MHz优化，2MHZ无改善
4. 在步骤3的基础上加4pcs 1uf/0402,最终结果如黑色曲线，2MHZ改善，考虑布局空间用1Uf/0201可满足，曲线一样
   所以最终的解决方案是：将SOC下方2.2uF电容全换为1uF, 加6个10uF/0603，如图2的黄色框位置，4个1Uf/0201如图2黑色框