verilog第一篇-verilog的一些概念

1、         什么是Verilog

Verilog是一种硬件描述语言，可以描述FPGA或CPLD中的逻辑门的组合逻辑与时序逻辑，实现需要的逻辑功能。

2、Verilog的历史

第一阶段

Verilog语言起源于1983年，由GDA公司的phil moorby首创，随后在1984-1985年间设计出了一个名为Verilog-XL的仿真器，随后在1986年，他又提出了用于快速门级仿真的XL算法。

第二阶段

1989年，Candace公司收购了GDA公司

1990年，Candace公司公开Verilog语言，并且成立了OVI组织来促进Verilog语言的发展。

第三阶段

     1995年，IEEE制定了Verilog标准，即Verilog IEEE 1364-1995

    2001年，更新为verilog IEEE1364-2001标准

2005年，  更新为system verilog IEEE1800-2005标准，支持模拟数字混合设计

3、verilog与VHDL

verilog与VHDL是两种符合IEEE规范的硬件描述语言，我个人比较喜欢verilog，vhdl由美国军方推出，也是一种不错的语言，不过对于我们c语言一族来说，不是那么的亲切。

4、verilog与c

Verilog语言与c语言分个类似，运算符基本上一致，有c语言背景对verilog语言会比较容易上手。由于verilog对应的硬件是并行运行的，因此在设计的时候一定要按并行的思维去设计程序，而不能按c语言的思维方式去设计程序。

5、verilog输入与原理图输入

Verilog输入可移植性强，如果采用原理图输入，工作量大，容易出错，并且不利于移植。

6、verilog采用自顶向下或自底向上的设计方式，在复杂的设计中要由两种设计方式相结合。