问题描述在Vivado/SDK 2018.3 将download.bit加载到FPGA芯片上，Microblaze不能正常工作

问题描述
在Vivado/SDK 2018.3版本中，Vivado 2018.3生成的bit文件，加载到FPGA芯片上，SDK debug后，Microblaze可以正常工作，但是当通过SDK生成download.bit文件后，将download.bit加载到FPGA芯片上，Microblaze不能正常工作，会出现卡死现象。

问题分析
上述问题是Vivado/SDK 2018.3版本的bug，Vivado/SDK 2018.3版本生成的.mmi文件，BitLanes的顺序为：0、1、2、…、30、31，而正确的mmi文件的BitLanes的顺序应该为 7、6、 …、 2、1、0、15、14、 …、9、8、23、22、 …、17、16、31、30、…、25、24。

问题解决
解决方法有两个：
第一个：手动更改mmi文件里的BitLanes的顺序，将其改完正确的顺序（但是当vivado再次生成mmi时，还得再手动改）；
第二个：xilinx官网下载AR# 71948这个补丁，覆盖在Vivado 2018.3的安装路径下，就可以解决（一劳永逸的方法，极力推荐）
下载地址：AR# 71948 

71948 - UpdateMEM/SDK 2018.3 Design Advisory – Tactical patch for functionality issues caused by incorrect MicroBlaze and MicroBlaze MCS MMI file generation (xilinx.com)
————————————————

                            版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
                        
原文链接：https://blog.csdn.net/pioneerzdn/article/details/119320693