Altera RapidIO IP维护模块

最新推荐文章于 2022-07-22 10:54:27 发布
最新推荐文章于 2022-07-22 10:54:27 发布
阅读量1.1k 收藏 4
点赞数
分类专栏： RapidIO 文章标签： Rapidio maintenance
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shanghaiqianlun/article/details/95461689
版权
本文详细介绍了RapidIO维护模块，特别是Type 8包的使用，包括维护端口写操作及其作用。同时，解释了Avalon-MM从接口和主接口在处理MAINTENANCE交易中的功能，以及维护地址翻译窗口的映射机制。
摘要由CSDN通过智能技术生成

维护模块

  1. Type 8包

Type 8维护包是用来存取RapidIO能力和状态寄存器（CARs和CSRs）及数据结构。不像其它请求格式，type 8包的请求和响应包格式都一样的，Type 8包不包含地址，仅包含数据负荷。

维护端口写操作是一个不确保成功的写操作，没有相关的响应，这个维护操作主要用来发送如来自一个设备的错误指示或状态等信息，这种设备一般不包含端点如交换机。数据负荷一般放在目的端点的一个队列里，通过中断通知本地处理器。

         对Port-write请求，srcTID和config_offset域是保留域

最低0.47元/天 解锁文章
casevison
关注
专栏目录
Altera Rapidio IP IO 映射寄存器的配置
shanghaiqianlun的专栏
07-11 1508
RapidIO映射寄存器的配置 内存空间4M字节（0x40,0000字节），128bit地址：0x14,0000, 32bit，32bit地址：0x50,0000，字节地址：0x140,0000，末地址（字节地址）：17f,ffff 注意首地址必须是内存长度对齐，长度是4M字节，首地址必须4M字节对齐 IO master配置 （1）Number of Rx address translatio...
Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册
01-20
Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册
altera's rapidIO solutions
09-26
本文档详细介绍了Altera公司的RapidIO解决方案，支持器件及用到的Mega Function，对于初学RapidIO人员具有参考作用
altera rapidio user guide
03-06
RapidIO Intel FPGA IP User Guide- The RapidIO Intel FPGA IP core complies with the RapidIO v2.1 specification and targets high-performance, multicomputing, high-bandwidth, and coprocessing I/O applications.
【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号
jingjiankai5228的博客
11-24 679
原文：https://www.cnblogs.com/liujinggang/p/9932150.html 一、RapidIO串行物理层背景介绍        上篇博文提到RapidIO的物理层支持串行物理层与并行物理层两种，由于Xilinx 部分FPGA内部已经集成了串行高速收发器，所以用FPGA实现RapidIO大多都是基于串行物理层的。本文将主要...
rapidio ug
02-20
Altera（现在的Intel FPGA）作为RapidIO技术的支持者和推动者，为设计师提供了RapidIO IP核，即RapidIO MegaCore函数，这是一个预先设计好的硬件功能模块，可以在Altera的FPGA设备上实现RapidIO互连协议。...
基于FPGA实现DSP与Rapid IO网络互联
08-14
* 转接桥逻辑由四个模块及辅助电路构成，用于将DSP的总线连接到Rapid IO的IP核。 * 转接桥逻辑需要控制总线模式、数据总线的输入输出方向连接及模式控制、地址总线的输入输出方向连接及模式控制等。 本文介绍了基于...
FPGA实现RapidIO接口（创龙）
10-28
FPGA实现RapidIO接口的中文说明资料，需要的下载，有参考价值
HDS AMS 2000系列磁盘阵列maintenance port IP地址
weixin_30911809的博客
05-15 534
HDS AMS 2000系列磁盘阵列控制器0的maintenance端口的IP地址是10.0.0.16, 控制器1的maintenance端口的IP地址是10.0.0.17. 如果不知道或忘记了LAN用户管理口的IP地址的话，可以用网线连接maintenance端口, 然后在浏览器中输入maintenance端口IP地址. 点击左侧的Network Information 即可在右侧显示LAN...
quartus ii 联合modelsim 仿真RapidIO核
cqxiaohei的博客
07-22 246
quartus II联合modelsim 仿真RapidIO
【FPGA】：ip核--rapid io
weixin_43778388的博客
01-09 1444
参考资料： 【高速接口-RapidIO】1、RapidIO协议概述 【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号 【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程 【高速接口-RapidIO】4、Xilinx RapidIO核详解 【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析 【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析 ...
RapidIO系统探测（exploration）和初始化
shanghaiqianlun的专栏
05-21 1401
系统探测（exploration）和初始化 1 介绍 探测和初始化RapidIO系统有一些基本的方法，最简单的方法是定义系统各部件的上电状态，这样，各设备能对系统其余部分的有关通讯方面的知识有足够的了解，这通常是在系统boot期间，从串行ROM或类似的器件中将初始化信息读出并以此初始化所有设备，这种方法非常适合于那些不变的静态系统以及对boot有严格时间要求的系统。第二种方法是在BOOT时由一...
【高速接口-RapidIO】4、Xilinx RapidIO核详解
weixin_30951743的博客
12-05 3750
一、RapidIO核概述 　　RapidIO核的设计标准来源于RapidIO Interconnect Specification rev2.2，它支持1x，2x和4x三种模式，每通道的速度支持1.25Gbaud，2.5Gbaud，3.125Gbaud，5.0Gbaud和6.25Gbaud五种。 　　RapidIO核分为逻辑层（Logical Layer），缓冲（Buffer）和物理层（Phy...
Rapid IO接口
热门推荐
Skylar
10-10 1万+
在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系统的瓶颈。现代的高性能计算系统和网络存储系统需要更高速率的数据传送。高带宽、低延迟，高可靠性成为衡量一个总线技术的基本要求。 一、 传统总线的问题：
Rapid IO---成就高速互连之美
Kevin的博客
11-03 3452
在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系统的瓶颈。现代的高性能计算系统和网络存储系统需要更高速率的数据传送。高带宽、低延迟，高可靠性成为衡量一个总线技术的基本要求。 本文引用地址：http://ww...
【SRIO】1、RapidIO协议概述
weixin_42633185的博客
01-16 4701
目录 一、RapidIO背景介绍 二、RapidIO协议概述 2.1 包与控制符号 2.2 包格式 2.3 事务格式与类型 2.4 消息传递 2.5 全局共享存储器 2.6 流量控制 2.7 串行物理层 三、I/O逻辑操作与包格式 3.1 引言 3.2 请求包格式 3.3 响应包格式 3.4 常用的I/O逻辑...
RocketIO及其在高速数据传输中的应用（转载）
熊小猫的算法历程
11-26 2619
摘要:在高速电路系统设计中，差分串行通信方式正在取代并行总线方式 ，以满足系统对高带宽数据通信的需求。RocketIO是Virtex2 Pro以上系列中集成的专用高速串行数据收发模块，可用于实现吉比特的数据传输，适用于多种高速数据传输协议。依据实际工程应用需求，提出了基于RocketIO的高速串行数据传输系统解决方案，实现了每通道2.5 Gb/s的传输速度。最后介绍了RocketIO在Auro
Intel FPGA RapidIO IP核用户指南
"RapidIO Intel FPGA IP User Guide 提供了关于如何在Intel FPGA设备上使用RapidIO IP核的详细指南，适用于高性能、多计算、高带宽和协处理I/O应用。该IP核遵循RapidIO v2.1规范，并与Intel Quartus Prime Design ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值