高速EDA设计 实验一

高速EDA设计 实验一

实验1：拼接 4-16译码器

实验要求

• 用2片3-8 译码器拼接成4-16 译码器
• 仿真验证电路的正确性
• 注意观察输出信号的毛刺（竞争冒险）

实验内容

为了达到四位二进制输入的目的，将两片74138芯片进行级联，具体原理图如下：
仿真后的波形图如下图所示：

实验2A ： 设计M=12的计数器

实验要求

• 用161计数器芯片，设计一个M=12的计数器上电后，对CLK信号，从0顺序计数到11，然后回绕到0当计数值为11的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0
• 用波形仿真观察电路结果

实验内容

因为161计数器可以完成16进制计数，因此一片161计数器即可完成12进制的计数，具体原理图如下：

仿真后的波形图如下：

实验2B ： 设计M=20的计数器

实验要求

• 用161计数器芯片，设计一个M=20的计数器，可以用多片上电后，对CLK信号，从0顺序计数到19，然后回绕到0当计数值为19的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0

• 用波形仿真观察电路结果

实验内容

因为此时需要的进制数已经超过单片161的计数范围，所以需要两片161芯片，实际原理图如下：
仿真产生的波形图如下：