ZC706评估板IBERT调试中unlock和link问题

最新推荐文章于 2024-05-14 21:58:51 发布

shiyan3196

最新推荐文章于 2024-05-14 21:58:51 发布

阅读量3k

点赞数 4

分类专栏： FPGA通信文章标签： fpga

本文链接：https://blog.csdn.net/shiyan3196/article/details/121269912

版权

FPGA通信专栏收录该内容

1 篇文章 0 订阅

订阅专栏

----写在前面：主要是针对zc706调试ibert的过程中发现unlock和link问题，找到了网上写的比较好的两篇文章，但是描述都有不足的地方，代码也有修改，我这里结合自己踩的坑，把问题和解决方法讲清楚。

一、IBERT与GT收发器概述

1. IBERT

IBERT（Integrated Bit ErrorRatio Tester，集成误比特率测试工具），是Xilinx提供用于调试FPGA高速串行接口比特误码率性能的工具，最常用在GT高速串行收发器测试：

（1）基于PRBS模块的误码率测试；

（2）测量眼图；

IBERT核心是为PMA评估和演示而设计，GT收发器的所有主要物理介质连接(PMA)功能都得到支持和可控，包括：TX预加重/后加重、TX差速摆动、RX均衡、决策反馈均衡器(DFE)、锁相环(PLL)分频设置等。

2. GT

GT（Gigabyte Transceiver，G比特收发器），通常也称Serdes、高速收发器。Xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器。按支持的最高线速率排序，GTP是最低的，用于A7系列；GTZ最高，用于少数V7系列；K7和V7中常见的是GTX和GTH。ZC706中包含16个GTX。

GT的应用非常广泛，高速ADC和DAC使用的JESD204B、高速接口SRIO（Serial RapidIO）、Aurora、PCIE、千兆网、XAUI万兆网等都是基于GT实现。在使用GT之前，首先需要进行IBERT测试，给出误码率、眼图等信息，保证GT收发器工作正常。若IBERT测试不通过，则根据近端、自环和远端的测试去排除PCB走线、阻抗、时钟、复位、电源等原因。

二、IBERT配置

1.在“IP Catalog”中找到IBERT

双击IP核进行配置。

2. 第一页配置高速串行协议

第一页协议选项中默认为Custom1，可以自行输入线速率、时钟等参数，其余协议选项是对应着固定的线速率和时钟，比如tenGBASE-R对应10.3125G通信速率的万兆网通信，使用时钟频率156.25MHz，选择使用QPLL锁相环选择后整个Quad的4个GT共用一个QPLL（Quad PLL），否则每个Channel通道各自使用自己的CPLL（Channel PLL）。

在这里插入图片描述

3. 第二页配置Quad和参考时钟

ZC706原理图中，ZC706中的BANK109~112四个Bank是高速收发器Bnak，每个Bnak中含有4个独立的GT收发器和一个QPLL，组成一个Quad，每个GT称为一个Channel。
在这里插入图片描述

Quad109-112对应bank109-112，quad序号对应bank序号，channel序号对应bank上的引脚下标XXXX_XXX_XX，

Quad109的参考时钟0来源于FMC_HPC板卡，参考时钟1未连接（NC）；

Quad110的参考时钟0来源于FMC_HPC板卡，参考时钟1来源于一个时钟芯片SI5324，但是需要进行相应配置才能输出（IIC配置寄存器）；

Quad111的参考时钟0来源于FMC_LPC板卡，参考时钟1通过SMA接头由外部输入；

Quad112的参考时钟0来源于PCIE设备，参考时钟1未连接（NC）；

综上考虑，在ZC706没有连接FMC和PCIE设备情况下，只能使用Quad111的参考时钟1，通过外部SMA接入差分的参考时钟。

其实zc706官方ibert例程给的是用112的ch0来源于pcie的时钟源，这个是需要插入pcie板的，这一点在kc705的例程中给出了接线图所以比较明显
在这里插入图片描述
而k7的例程中清楚阐述了两种方法：

重要！由于相邻Bnak可以相互借用时钟，所以，这里在使用Bnak111的参考时钟1的前提下，也可以选择Bnak110和Bnak112上的GT进行IBERT测试，但是不能使用Bnak109，因为Bank111的时钟无法给Bank109使用，但是可以给Bnak110和Bank112使用。

那么BANK111的时钟源哪来呢？要么用信号源仪器产生单端信号源再用balun板转成差分信号，灌入bank111时钟源的sma接口，要么就看板上有没有自产生的差分信号源。

在ZC706板上，如下图所示，有一个一上电就会输出的差分时钟USRCLK，默认输出频率156.25MHz，恰好可以用来作为时钟，并将其通过SMA接头的USER_SMA_CLOCK输出，外部使用SMA接头射频线将USRCLK和USER_SMA_CLOCK连接，即为Quad111引入了一组156.25MHz的差分时钟。（注意！差分时钟的两根射频线必须等长）

标号9和10的两对SMA接口使用等长的射频线连接，丝印号P端连接P端，N端连接N端。
在这里插入图片描述

回到IP配置，这里选择QUAD_111，并将参考时钟选择Quad111的参考时钟1（MGTREFCLK1），由于使用整个Quad的四个通道，并且使用QPLL，所以这里的Channel任选一个Channel0 ~ Channel3即可。
在这里插入图片描述

4. 第三页配置时钟来源

时钟来源配置为Quad111的参考时钟1，这里由于source没有选择external，所以要使用缓存器，在第四部分中会详细说明
在这里插入图片描述

三、示例工程

然后一定要打开example design，可以随后生成RTL电路看下是否正确
在这里插入图片描述

四、时钟配置

FPGA从外部输入时钟时，必须使用全局时钟输入管脚输入，必须经过全局时钟缓冲IBUFG（单端时钟）或IBUFGDS（差分时钟），否则布线报错，常见的使用方式是IBUF或IBUFDS后加一个BUFG组合。

蓝框是要在example里添加的代码：

在端口中增加差分输入时钟USRCLK和输出时钟sma口，后面会提到通过约束文件将输入端口绑定到pin上，

输入使用IBUFDS差分输入转单端得到wire user_clk，然后使用全局缓冲BUFG资源将user_clk绑定全局时钟网络user_clk_bufg，最后使用OBUFDS单端转差分输出。

BUFG，全局缓冲，输出到达FPGA内部个逻辑单元的时钟延迟和抖动最小。

参考 https://blog.csdn.net/zkf0100007/article/details/82559250

这里使用的是原语，举例说明：IBUFDS原语用于将差分输入信号转化成标准单端信号，且可加入可选延迟。在IBUFDS原语中，输入信号为I、IB，一个为主，一个为从，二者相位相反。

Verilog Instantiation Template ：

IBUFDS instance_name (

.O (user_O),
.I (user_I),
.IB (user_IB));

下面是要在example里添加的代码：

wire user_clk;
IBUFDS IBUFDS_inst_user_clk(
    .O(user_clk),            // Buffer output
    .I(USRCLK_P_I),        // Diff_p bufferinput    
	.IB(USRCLK_N_I)              //Diff_n buffer input 
);  
 
wire user_clk_bufg;
BUFG BUFG_inst_user_clk (
       .O(user_clk_bufg),    // 1-bit output: Clock output
       .I(user_clk)
);
 
OBUFDS OBUFDS_inst_user_clock (
	.O (USER_SMA_CLOCK_P_O),         // Diff_p output       
	.OB(USER_SMA_CLOCK_N_O),     //Diff_n output
	.I (user_clk_bufg)                      //Buffer input
);

IBUFDS+BUFG+OBUFDS。

在这里插入图片描述

在约束文件里面添加，设置XDC时钟约束和管脚约束：

create_clock -name usrclk -period 6.4 [get_ports USRCLK_P_I]
create_clock -name user_sma_clk -period 6.4 [get_portsUSER_SMA_CLOCK_P_O]
set_property PACKAGE_PIN AF14 [get_ports USRCLK_P_I]
set_property IOSTANDARD LVDS_25 [get_ports USRCLK_P_I]
set_property PACKAGE_PIN AD18 [get_ports USER_SMA_CLOCK_P_O]
set_property IOSTANDARD LVDS_25 [get_ports USER_SMA_CLOCK_P_O]

用auto-deteck links就可以了，如果出不来说明有问题再选择creat links，后续观察眼图可以参照其他博主的博客，随便找找都有。

问题定位过程：

1、一开始用zc706板没有意识到需要pcie模块来提供时钟，导致一开始虽然creat bitstream ok了，但是link上也显示不出来cpri速率

2、还有就是没有在配完ip后生成example代码，导致会在生成bitstream的时候报时钟源的错误

3、1的发现过程是和k7的教程、在板测试中领悟到的，因为k7提供了不使用pcie模块的方法

4、如果是编译综合中发生时钟源报错就是ip核配置或者是没生成example

5、如果是unlock那就思考下是否时钟源链路合理且正确配置

6、一般lock后就能link且OK

参考文章：

1、ZC706评估板IBERT误码率测试和眼图扫描【GT高速串行收发器】【IBERT】【FPGA】【眼图】【FPGA探索者】https://cloud.tencent.com/developer/article/1801187?ivk_sa=1024320u

2、ZC706 GTX折腾记https://blog.csdn.net/zkf0100007/article/details/82559250

shiyan3196

关注

4
点赞
踩
22

收藏

觉得还不错? 一键收藏
0
评论
ZC706评估板IBERT调试中unlock和link问题

ZC706评估板IBERT调试中unlock和link问题----写在前面：主要是针对zc706调试ibert的过程中发现unlock和link问题，找到了网上写的比较好的两篇文章，但是描述都有不足的地方，我这里结合自己踩的坑，把问题和解决方法讲清楚。一、IBERT与GT收发器概述1. IBERTIBERT（Integrated Bit ErrorRatio Tester，集成误比特率测试工具），是Xilinx提供用于调试FPGA高速串行接口比特误码率性能的工具，最常用在GT高速串行收发器测试：（
复制链接

扫一扫