数字模拟混合电路电源芯片衬底噪声的形成机理

上个世纪六十年代，第一个集成电路被设计出来，开启了集成电路设计的先河。从此之后，集成电路中所用到的器件逐渐从真空管演变成离散晶体管。微电子集成电路技术的发展同时带动了半导体制造工艺技术、器件的设计方法和芯片测试等相关技术的发展。到了七十年代，由于电路集成度的限制，面积成为了主要设计目标，促使多个芯片制作在同一块板子上的PCB板产生。对于PCB系统的工作速度，主要取决于芯片之间的通信速度。到了八十年代，芯片的集成度显著增加，PCB系统的工作速度也由原来的取决于芯片之间的通信速度转移到取决于芯片内部的通信速度，因此，电路的工作频率成为了主要的设计目标，同时，手持设备如计算器、手表等的应用，使得功耗也成为主要设计目标之一。到了九十年代，对于芯片的设计目标主要有三个方面的考虑。第一，电路的速度是设计的主要目标，为了达到更高性能，可以允许有更高的功耗；第二，对于便携式电子产品来说，高速度并不是必需的，这时，超低功耗就成为了主要的设计目标；第三，对有些电路来说，在设计时，要权衡速度和功耗两个方面的限制。到了二十一 世 纪 ，电 路 的 集 成 度 进 一 步 提 高 ， 促 使 了 更 为 复 杂 的 单 片 集 成 系 统SoC(System-on-Chip)产生。SoC 将多个不同类型的模块进行集成，存储器、数字电路、模拟电路、射频电路(RF)甚至是微机电系统(MEMS)和输入输出I/O放置在同一个芯片上， 来实现系统的功能。SoC满足芯片低成本、小尺寸、高性能、低功耗的设计要求，由于封装引脚的减小使得键合线寄生电容降低，从而降低了整个系统的功耗，由于系统工作在高频信号下，需要在片外接一个功率匹配电阻，同样减小了系统的功耗。由于互连线和封装寄生效应的减小，整个系统的性能和可靠性也得到提高。

SoC在优化系统性能的同时，对集成电路的设计带来了新的挑战。许多功能不同的模块集成到一个共同的芯片上并不是简单的将已经封装好的芯片像PCB板那样放置到同一个系统板上，它在集成过程中会遇到巨大的问题，其中包括：各电路模块之间的串扰噪声，信号以及电源的完整性，IP模块系统级集成的可重用性效率低，对电子设计自动化工具、 高水平的综合和验证的支持效率低等。 在这些挑战中，从嘈杂的数字电路通过共同的衬底耦合到敏感的模拟/射频电路的噪声是最棘手的问题。在任何一个混合信号SoC集成系统中，这种类型的耦合噪声都会存在。SoC设备中的数字模块工作的时钟频率越来越高，而模拟/射频模块的精度也越来越高。数字电路在状态转换时产生的噪声信号通过共同的衬底传递到模拟/射频电路中，使得模拟/射频模块的性能下降，甚至会导致整个系统的失效。    

数字电路产生的噪声信号通过电感、电容、器件和互连线耦合注入到衬底中，使得衬底的电势发生波动，产生的噪声电流通过衬底流向附近的地线接触，如果是在N阱中，则会流入到电源线接触，如图所示。图中反相器代表的是数字电路，NMOS晶体管则表示衬底噪声敏感电路。当数字电路发生状态转换时，就会产生注入到衬底的噪声电流，这些噪声电流通过寄生电容和电阻很容易耦合到敏感电路中，降低敏感电路的性能，甚至会导致敏感电路的失效。混合信号系统的集成度和工作频率的不断提高的同时，衬底串扰噪声在混合信号系统的设计过程成为最主要的干扰问题，因此，当设计混合信号芯片时，衬底耦合噪声必须事先进行考虑，以免对整个系统的性能产生影响。

模拟数字转换器（ADC）是一个典型的数模混合集成系统，也是SoC系统中必要的组成部分，它对衬底噪声是非常敏感的。对于高速高精度的ADC来说，影响其性能的主要因素为时钟抖动，它使输入信号的采样频率发生变化，从而对整个 ADC 系统产生影响，而使时钟发生抖动的正是衬底耦合噪声。为了更好的了解和解决在 ADC 中存在的衬底耦合噪声的问题，提高其功能和性能的准确性与可靠性，在电路设计阶段需要对数字电路产生的耦合噪声进行预测。因此，在ADC电路设计初期，预测数字模块状态转换时向衬底注入的噪声，对衬底和电源线/地线建立合适的噪声耦合模型，然后分析ADC中模拟模块受到的衬底噪声影响， 采取合理的衬底噪声隔离措施来尽可能的减小这种影响。因此，研究分析并解决衬底噪声的问题，提高整个ADC系统的可靠性，意义重大。    

衬底噪声产生原理

对于ADC 系统，数字电路和模拟电路制作在同一衬底上，由于半导体衬底本身的电传导性，各个模块之间无法彻底的隔离开，数字电路在状态转换过程中向衬底注入的噪声就不可避免的在整个衬底中进行传播，对模拟电路产生影响。为了对衬底耦合噪声有更深的理解，需要从衬底噪声的注入、传播和影响三个方面入手了解噪声的耦合机制，然后再从这几个方面入手分析抑制衬底噪声的方法。

1 衬底噪声的耦合机制

数字电路的开关作用产生的噪声耦合到敏感电路中有多种机制。虽然在ADC的设计过程中，敏感的模拟电路周围设置了多种隔离结构，但是随着电路精度和工作频率的不断提高，开关噪声仍然是ADC设计过程中所需要解决的关键问题。模拟电路和数字电路的电源线和地线是分开的，这样可以大大减小衬底噪声的干扰，但是噪声电流仍然可以通过同一个衬底传播到模拟模块中。为了更好的对衬底进行建模，设计更有效的隔离结构，需要深入了解衬底噪声的耦合机制。

衬底噪声从数字模块到模拟模块的过程主要有三个部分：(1)衬底噪声的注入；(2)衬底噪声的传播；(3)衬底噪声的影响机制。

1）衬底噪声的注入机制

衬底噪声耦合到衬底通常有以下几种主要机制：(1)MOS晶体管耗尽区电子的电离碰撞；(2)晶体管在开关过程中，反向偏置的源、 漏结电容向衬底注入噪声；(3)数字电路的电源线和地线抖动向衬底注入噪声；(4)射频电路中无源器件的耦合；    

2）衬底噪声的传播机制

衬底充当了衬底噪声从一个模块传播到另一个模块的媒介，为了更好的理解噪声耦合的机制，需要知道噪声在衬底中是如何传播的，它和衬底材料的多个参数有关系。

假设衬底是有损耗的传导性介质，利用欧姆定律来表达衬底中电流的分布情况如式所示:

其中J 表示衬底中电流密度，E为电场强度，σ表示衬底电导率，ε为Si的介电常数。衬底有重掺杂和轻掺杂两种形式，如图所示。其中，重掺杂型衬底由重掺杂型衬底和厚度为10um 轻掺杂外延层构成，而整个轻掺杂衬底的掺杂浓度相同。

少数载流子一旦注入到衬底，能够存在很长时间，使得衬底电导率发生变化，但是这种情况不常发生，因此在讨论衬底噪声电流的时候，一般在只考虑多数载流子的漂移衬底噪声电流。