PMIC电源管理芯片的电源噪声介绍

随着电源类管理芯片向大功率（集成功率器件）、多功能（数模混合）方向发展，噪声干扰越来越严重，成为了一个无法忽视的新问题。对高精度的模拟部分，当敏感电路需要接受微弱信号进行计算，而诸如时钟信号、逻辑控制信号等频繁变换的信号在它旁边时，敏感电路的精度可能受到严重干扰，甚至于影响功能。数模混合设计中，数字电路与模拟电路都制作在同一衬底中，或采用重掺杂埋层加深阱进行隔离，但寄生的结电容和 BJT 晶体管以及共用电源、地等，都有可能将数字部分高频下门电路的周期性转换噪声传播到衬底。这些串入衬底的噪声影响模拟电路，形成虚假信号，干扰模拟电路正常工作。而功率器件的集成使得干扰噪声达到无法忍受的地步，版图上放置再多的常规多子、少子保护环，设置更宽的物理隔离带等等都无法有效的隔离噪声。

串扰

串扰(Cross talk)是指由于两条信号线之间耦合，信号线之间的互感和互容引发的线上噪声。容性耦合会引起不希望的耦合电流，感性耦合会引发耦合电压。这类耦合与相邻连线之间的尺寸、距离、连线材料以及相互间的介质层等因素有关。串扰带来额外的电流或电压与其本省的模拟量叠加，影响模拟部分运算精度；在数字部分，干扰信号如果超出数字门的噪声容限，导致误翻转，则会得出错误的结果。在亚微米和深亚微米集成电路制程中，金属层数不断增多，0.25μm～0.5μm BCD工艺有3到4层金属，0.18μm BCD工艺有超过5层金属布线。另外，集成电路设计越来越复杂，电路门数的剧增使得互连线更多也更长，空间越来越狭小；而工艺上为弥补线宽减小导致走线电阻的增加，将金属加工得又高又窄，侧壁耦合电容明显增加，大部分BCD工艺提供20KÅ 到30