本文详细介绍了ARM开发中Trace32的Scan Dump功能，包括JTAG测试逻辑架构、D型扫描触发器、IR寄存器、TDR实现，特别是Bypass Register和Boundary-scan register。Scan Dump作为硅后调试的重要工具，通过配置DFT网络，实现对SoC内部可扫描寄存器的高效访问。
文章目录
1.1 JTAG 测试逻辑架构
图 1-1 片上测试逻辑概念图
如前面文章所述，测试逻辑架构必须包含的组件有
- 一个 TAP 控制器
- 一个指令寄存器 IR
- 一组测试数据寄存器 DR
测试逻辑架构示意图如上图1-1所示。
下面再简单介绍 图 1-1：
- TAP 控制器接收 TCK，TMS 和 TRST（可选）信号，产生 IR、DR和其他组件所需的时钟和控制信号，控制所要执行的操作，如复位、移位、捕获和更新等；
- IR 指令解码选择所要进行操作的 DR ，指令寄存器用来存储指令的，指令通过 TDI 输入到指令寄存器，再通过指令译码，产生对应控制信号， 用于选择要执行的测试操作或要访问的测试数据寄存器（DR）；
- TMP 控制器是可选组件&#
订阅专栏 解锁全文
扫一扫
2882
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
