Quartus II使用Testbench方法

https://www.cnblogs.com/yuesheng/archive/2011/06/25/2090385.html

题外话:给学妹讲解Modelsim的时候,老是提示design unit not found,纠结了一个小时。后来才恍然大悟,modelsim不支持图形模式仿真,必须convert to HDL file才行。其实3年前自己就犯过这个错误,老是记不住啊。

1、建立好工程,编译无错。

2、点击菜单栏中processing,选择start,选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面,后缀为.vt

3、在quatusii界面打开.vt文件,进行修改编辑。

4、在项目管理窗器件上右击选择件Device打开如下界面

点击

弹出

点击NEW,打开如下界面

5、按照.vt内容填写上面内容

例如:

module freq01_vlg_tst();

freq01 i1 (

// port map - connection between master ports and signals/registers  

       .clk(clk),

       .f_10k(f_10k),

       .f_30k(f_30k),

       .f_50k(f_50k),

       .rst_n(rst_n)

);

填写如下

单击…

选择modelsim文件夹下.vt文件

点击确认,所有设置就完成了

6、点击Tools>RUN EDA simulation Tools>RUN RTL simulation即可。若无错误,系统可自动调用Modesim,直到弹出仿真图形。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值