AXI-HBM

IP FACT

AXI-HBM是一个集成的IP核，该核提供高达16个AXI3从PORT的HBM接口，每个使用他自己的独立的时钟。HBM2 GEN存储器也支持。

特征

AXI3从端口存储器接口 

-16个独立的256bit存储器接口

-可选的32位数据总线扩展

-支持64个AXI ID

每个HBM stack 有16X16个CROSSBAR 开关

-16个端口可访问全部存储器空间

-配置2个stack,可访问高达64GB地址数据存储

-双stack配置，扩展至32个端扣

-所有的AXI 端口接口，统一的存储器接口模型

高级微控制器总线结构，32位寄存器总线接口

-VIVADO通过可选的用户接口生成初始化

-用户端口允许状态及动态配置改变的监控

-总线DEBUG端口

存储器性能

-配置接口可重新排序以提高带宽利用率

-通过不同的ID交互重新排序

-ID的优秀的指令规则

使用控制器刷新CYCLE

-读、写操作分组

-最小化页开启激活

-通过同ID同主模式生成先读或先写的一致性检查

提高基于用户接口PATTERN的效率

-灵活的存储器地址mapping from HBM线性地址

-可调延迟

监控及记录寄存器

-从DFI接口测量带宽

-指定采样持续时间

-记录最大、最小、平均读写带宽

温度控制刷新速率

可选隐藏单行刷新选项to最小化overhead

支持RAS

可选SECDED 或者ECC

-奇偶校验WORD写入支持，RMW操作（读取修改写入）

-后台扫描存储器，抓取ERROR()

-由于写操作中的数据奇偶错误，内存访问重试的可选奇偶校验

-在用户逻辑和HBM之间的数据路径中提供校验数据保护

-错误记录寄存器

电源控制

-每个内存通道时钟门控

-每个内存通道分频降低功率

-支持低功耗模式

--可选自刷新模式to保存内存中内容

--可选空闲超时to自刷新输入

运行过程中动态频率变化

-DBI支持读/写操作

HBM2 JEDEC GEN2 内存stack组织

-总计32G

-16个独立的64位通道

PHY接口

-复位时阻抗/定时的自校准

-运行时定期进行阻抗校准

概述

AXI高带宽存储器控制器提供对1024位宽的一个或两个HBM堆栈的访问。每个堆栈被分成八个独立的内存通道，每个通道又被分成两个64位的伪通道。伪通道内存访问限制在其自身内存的2Gb部分(32gb容量的1/16)。此外，每个内存通道可以在一个独立的时钟速率下工作，该时钟速率是一个全局参考时钟的整数除。

AXI HBM控制器以多种方式简化了HBM和基于clb的用户逻辑之间的接口，选择axis3协议是为了提供经过验证的标准化接口。16个AXI端口提供匹配HBM的总吞吐量，每个端口以4:1的比例工作，以降低用户逻辑所需的时钟速率。该比率要求端口宽度为256位(4 ×64)。

此外，端口分布在通用互连中以减少拥塞，每个端口基于一个独立的时钟域。这种灵活性，加上每个AXI端口附加到自己的注册列接口，减少了拥塞并简化了定时关闭。

该核还包括一个16 × 16 AXI交叉开关，它允许每个内存端口通过寻址所有16个伪通道来访问整个HBM空间。在双栈系统的情况下，扩展到32 × 32的交叉条，以允许跨两个HBM堆栈进行直接访问，如下图所示。

 产品规范

AXI-HB通过分布在整个通用互连中的AXI3端口为附加的HBM提供用户逻辑访问。每个堆栈的16个AXI3端口中的每个端口的吞吐量容量等于总HBM带宽的1/16.

这些端口中的每个都有管道寄存器，以方便定时关闭和联结用户逻辑。
每个端口可以选择性地寻址整个HBM空间(全局寻址)，以大大减少在一般互连中对任何跨通道路由的需求。或者，非全局寻址(直接寻址)将AXI3端口限制为相关的2gb伪通道，延迟最小。

堆栈中的八个内存通道控制器都可以灵活地优化给定应用程序的延迟和利用率权衡。此外，还提供活动监测寄存器以方便分析。

可靠性增强了全数据路径奇偶校验和可选的内存SECDED ECC保护。维护错误日志记录以提供任何奇偶校验和/或ECC错误的记录。

标准

AMBA APB总线协议

性能

最大频率

下图显示AXI HBM控制器的最大频率

资源使用

支持HBM堆栈控制器需要最小的CLB和块RAM资源。
首先，逻辑用于寄存器初始化，基于Vivado®HBM向导中设置的值。此外，内存、所使用的AXI接口和APB寄存器接口都需要时钟。HBM控制器初始化逻辑如下图所示。

 

-

-

-