VIVADO犯错记录

最新推荐文章于 2024-06-10 12:51:44 发布
最新推荐文章于 2024-06-10 12:51:44 发布
阅读量1.8k 收藏 10
点赞数 2
分类专栏： VIVADO
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xifengw/article/details/105843548
版权
本文记录了使用Vivado进行FPGA设计时遇到的问题，包括添加boardfile、PCIE配置、创建层次、ILA调试、实现阶段错误等，并提供了相应的解决方案。在SDK部分，讨论了SDK打不开、MicroBlaze无法停止及编译跑飞等常见问题的处理方法。
摘要由CSDN通过智能技术生成

目录

VIVADO 

1、添加boardfile

2、PCIE

3、create hierarchy

4、ILA文件保存，借助matlab转成csv查看

5、Vivado Implementation

6、[Chipscope 16-119] Implementing debug core dbg_hub failed.

7、TPWS违例

8、常见错误

9、VIVADO快捷损坏

SDK

1、SDK打不开：无法lauch sdk,也不能SDK打开文件夹打开

2、MicroBlaze CANNOT STOP

3、编译跑飞

 

 

 

VIVADO 

1、添加boardfile

放置的参考路径：C:\Xilinx\Vivado\2019.1\data\boards\board_files

添加boardfile可以直接把管教约束到板子上，显示黄色说明约束上了

2、PCIE

pcie出来的时钟不一定跟其他时钟一致，如果用smartconnect就要多加一个时钟，interconnect需要再把复位信号

3、create hierarchy

选中想包裹在一起的IP，构建层次，当设计用有很多block的时候很好用

 

最低0.47元/天 解锁文章
xifengw
关注
  • 2
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado软件基础操作
11-20
Vivado 软件基础操作 Vivado 软件基础操作是 FPGA 设计的基础步骤，包括语法检查、综合、约束输入、设计实现、下载、固化文件等步骤。下面是 Vivado 软件基础操作的详细知识点： 一、语法检查 在 Vivado 软件中，...
【常见错误 error】Vivado SDK在启动程序时显示cannot stop MicroBlaze.MicroBlaze is held in reset 问题解决办法
记录学习历程
04-04 8310
目录 问题描述 调试过程 总结 问题描述 在第一次使用AX7103这块黑金的板子，打算先做个helloworld的串口打印实验来验证板子的可行性，在创建工程BD如图所示，很简单的一个uart打印实验。添加约束文件并生成比特流文件后，将硬件信息导入到SDK中，并新建一个新的工程，直接调用helloworld模板就可以了，于是出现了如标题所示的报错。 不能停止MicroBlaze，MicroBlaze处于复位状态。 调试过程 以下时我的调试过程： 1、之前做的MicroBlaz
microblaze调试遇错 error while launching program：Cannot stop MicroBlaze.Stalled on memory access.
RyanLee90的博客
02-01 2811
error while launching program：Cannot stop MicroBlaze.Stalled on memory access.
基于FPGA的HBM2系统设计：高性能读写控制接口实现与架构设计 (38字)，基于FPGA的HBM2系统设计：实现高性能读写控制接口与时序控制
最新发布
cySUydvspcWe的博客
06-10 378
本工程基于FPGA实现了对HBM2 IP核的读写访问接口时序控制，为开发人员和学习人员提供了一种快速了解HBM2使用方法和架构设计的解决方案。本工程基于FPGA实现了对HBM2 IP核的读写访问接口时序控制，为开发人员和学习人员提供了一种快速了解HBM2使用方法和架构设计的解决方案。通过合理的时序控制信号生成、同步和协调设计，本工程确保了对HBM2的读写操作的准确性和稳定性。通过合理的时序控制信号生成，我们可以精确地控制HBM2 IP核的读写操作，以实现对存储器的访问。
ila使用约束规则
Kevin
10-23 6191
使用IAL时，在xdc中需要加入约束，不然有时候会报错，有两种方法 1、直接在xdc中加入下面几句话 set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub] set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub] set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub] connect_d
Vivado2019.1调试（ILA抓取跨时钟域信号波形问题总结）
weixin_60381535的博客
08-28 4477
（1）两个ILA时钟CLKA和CLKB分别为跨时钟域的两个快慢时钟，通过（Mark Debug+Set Up Debug）方式添加的信号会自动连接到相应的时钟信号.（2）DeBug Hub时钟为ILA时钟和JTAG时钟的中间连接部分，三者时钟关系需要满足要求。（3）DeBug Hub时钟在通过。
FPGA 硬件调试
civee的博客
12-26 2390
FPGA vivado 硬件调试过程
vivado详细安装教程
08-10
vivado详细安装教程 vivado是一个功能强大且功能丰富的集成电路设计工具，由Xilinx公司开发，广泛应用于数字电路设计、FPGA开发、嵌入式系统开发等领域。为帮助用户快速安装和使用vivado，本文将详细介绍vivado的...
Vivado中原语使用汇总
06-25
Vivado 中的原语使用汇总 Vivado 中的原语使用汇总是 FPGA 设计中的一种重要技术，用于对输入时钟数据进行时延，以满足代码时序需要。在 Vivado 中，原语是指一组基本的数字电路单元，用于实现数字电路的设计和实现...
vivado入门-熟悉vivado_vivado入门
09-22
Vivado是一款由Xilinx公司推出的综合型设计套件，专为FPGA（Field Programmable Gate Array）开发而设计。本教程将引导你逐步入门Vivado，掌握其基本操作和设计流程，以便后续深入学习。 一、Vivado概述 Vivado是...
Vivado操作流程
07-26
Vivado是Xilinx公司推出的一款支持其7系列及更新系列FPGA的高级综合工具，可用于创建、综合、实现、仿真和调试FPGA设计。本次我们将通过一系列步骤，介绍如何利用Vivado设计流程进行FPGA设计，以创建一个简单的流水...
Vivado Implementation - ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed
太阳岭，仙姑洞，雷公坡，狐狸湾
06-16 1万+
Description "opt_design" can fail with error messages similar to the following: opt_design failed ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed. ERROR: An unknown error has occu
Microbalze Vitis bug：cannot suspend TCF error report Stalled on memory access
liuhandd的博客
04-14 1634
比如读的时候没有，没有从机无反应，没有返回值。常见的如apb和axi总线的ready信号没拉高。问题所在其实在最后一句话：Stalled on memory access。访问一片地址不成功，可能是访问memory的总线接口出现了问题。对一片空间进行读写操作时，程序跑飞无法暂停。
microblaze之Video Processing Subsystem调试误区
YDY5659150的专栏
04-16 2553
内容：总结video processing subsystem调试中遇到的问题，以及在解决问题中的思路方法论，引为前车之鉴。 1，我的目的是希望采用vps中的scaler模块对图像进行拉伸缩小。IP的配置如下： 2，整个系统的框架图如下，仅比上期的内容增加了scaler模块，如下： 3，查手册，可以知道这个scaler only组件分成了hscale,vscale和GPIO，其中GPIO是控制上下游stream流控设备复位用，暂时忽略。 hscale和vscale的寄存器空间如下，主要关注图
利用Vivado进行MicroBlaze处理器应用教程
一个早起的程序员
12-04 1万+
目录 一、创建带有MicroBlaze处理器的IP设计 二、开始IP综合设计（步骤） 三、MicroBlaze配置窗口（配置窗口说明） 第一页（Welcome Page） 第二页（General） 第三页（异常） 第四页（缓存） 第五页（MMU） 第六页（调试） 第七页（总线） 四、MicroBlaze处理器的交叉触发特性 五、自定义逻辑 六、完成连接（Completing Connections） 一、创建带有MicroBlaze处理器的IP设计 使用Vivado进行Micr
【无标题】
weixin_43386200的博客
12-31 1408
Cannot suspend: TCF error report:Command: RunControl suspend"JTAG-isn-DLC10-00001 a3357e901-03651093-0.MDM1.0"Time: 2021-12-24 09:52:54.033Error text: Cannot stop MicroBlaze. Stalled on instruction fetchError code: 1
【vivado】ILA调试报错 The debug hub core was not detected 以及 Data read from hw_ila [hw_ila_1] is corrupted
热门推荐
yundanfengqing_nuc的专栏
08-07 1万+
报错一： WARNING: [Labtools 27-3361] The debug hub core was not detected. Resolution: 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vi.
vivado 调试核时钟设置指南
cckkppll的博客
04-10 1912
vivado 调试核时钟设置指南
vivado怎么记录当前系统时间
05-16
在Vivado中，您可以使用Tcl命令获取当前系统时间。您可以在Tcl Console中执行以下命令： ```tcl set now [clock format [clock seconds] -format "%Y-%m-%d %H:%M:%S"] puts $now ``` 这将输出当前时间（格式为“YYYY-MM-DD HH:MM:SS”）到控制台。您可以将其保存到变量中，或者使用它来设置文件名或其他信息。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值