亚稳态测试电路

最新推荐文章于 2022-12-04 21:04:12 发布

闲庭信步sss

最新推荐文章于 2022-12-04 21:04:12 发布

阅读量1k

点赞数 1

分类专栏：数字ic 文章标签： fpga开发 ic设计

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/spx1164376416/article/details/124725865

版权

数字ic 专栏收录该内容

68 篇文章 127 订阅

订阅专栏

亚稳态测试电路

下图所描述的测试电路可以用来确定触发器的亚稳态特征。下图给了一个异步输入“async_in”的触发器“FFA”,再由时钟“clk”的上升沿触发。下图中所示的触发器“FFB”和“FFC”都在时钟下降沿触发，这样做是为了捕捉FFA的亚稳态事件。
在这里插入图片描述
当两个互补的信号分别传递到“FFB”和“FFC”的输入时，无论“FFA”什么时候出现亚稳态事件，同或门的输出都会变成高电平。在触发器"FFD"输出端捕捉到高电平就表明已经检测到亚稳态事件。
测试电路中的时序如下
在这里插入图片描述
参考自《硬件架构的艺术》

闲庭信步sss

关注

1
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
亚稳态测试电路

亚稳态测试电路下图所描述的测试电路可以用来确定触发器的亚稳态特征。下图给了一个异步输入“async_in”的触发器“FFA”,再由时钟“clk”的上升沿触发。下图中所示的触发器“FFB”和“FFC”都在时钟下降沿触发，这样做是为了捕捉FFA的亚稳态事件。当两个互补的信号分别传递到“FFB”和“FFC”的输入时，无论“FFA”什么时候出现亚稳态事件，同或门的输出都会变成高电平。在触发器"FFD"输出端捕捉到高电平就表明已经检测到亚稳态事件。测试电路中的时序如下参考自《硬件架构的艺术》...
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。