Chisel（一）初识

最新推荐文章于 2024-10-19 15:42:56 发布

我是Trustintruth

最新推荐文章于 2024-10-19 15:42:56 发布

阅读量2.3k

点赞数 3

分类专栏： Chisel 文章标签：硬件描述语言

本文链接：https://blog.csdn.net/stanary/article/details/99430427

版权

Chisel是一种由伯克利开发的硬件构建语言，嵌入在Scala中，用于提高硬件设计效率。它并非直接替代Verilog/SystemVerilog，而是作为高度抽象的Verilog生成器。Chisel的优势在于其抽象程度高、高度参数化，能生成低层次Verilog代码，并支持多时钟域。它使用Scala语法，允许灵活的接口定义和避免Verilog的一些复杂性，旨在推动电子系统设计的变革。

摘要由CSDN通过智能技术生成

学习更多相关知识，关注博主知乎账号，用户名Trustintruth https://www.zhihu.com/people/suo-yi-xin-90/activities

这个夏天，一个很奇妙的机会，突然触碰到一个全新的东西，那就是Chisel。首先感谢 _iChthyosaur的博客 https://blog.csdn.net/qq_34291505/article/details/86744581给予的平台让我第一次接触到这个新鲜的东西，我决定继续开始自己的学习之旅，这个系列的博客也不会是简单的转述，还是有自己的思考，初次接触一定还是会有很多理解上的问题，希望大家共同讨论共同进步。

初次接触Chisel，自然先去了解一下这个东西是什么东西

Chisel是什么？

Chisel（读作[ˈtʃi:zɔːl]），全名ConstructingHardwarein aScalaEmbeddedLanguage，是由伯克利开发的硬件构建语言，开源。

官网：https://chisel.eecs.berkeley.edu/index.html

下面是官网上列出的一些特性：

硬件构造语言（非HLS）

嵌入在Scala编程语言中

抽象的数据类型和接口

层次化+面向对象+功能化构造

用Scala中的标记来高度参数化

多时钟域

大量的标准库，包括浮点单元