0.下面以APB_UART模块为例练习Verilog模块编写和基于UVM的testbench搭建.
1.DUT&Testbench源码:http://pan.baidu.com/s/1sjFg8aD
2.使用:在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。
3.结果演示:
0.下面以APB_UART模块为例练习Verilog模块编写和基于UVM的testbench搭建.
1.DUT&Testbench源码:http://pan.baidu.com/s/1sjFg8aD
2.使用:在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。
3.结果演示: