单bit控制信号的跨时钟域传输快到慢-----结绳法

本文对读到的两篇文章进行补充

文1：介绍了慢到快，快到慢的方法汇总FPGA——浅谈跨时钟域_three_yanlili的博客-CSDN博客_跨时钟域本篇文章仅用于个人学习，如有雷同，我抄他的。https://blog.csdn.net/three_yanlili/article/details/121583037?spm=1001.2101.3001.6650.1&utm_medium=distribute.pc_relevant.none-task-blog-2~default~CTRLIST~default-1-121583037-blog-100701000.pc_relevant_multi_platform_whitelistv1&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2~default~CTRLIST~default-1-121583037-blog-100701000.pc_relevant_multi_platform_whitelistv1&utm_relevant_index=2

 文2：被文1引用，详细介绍了原理图和代码

单bit控制信号的跨时钟域传输_拉钩上吊一百年的博客-CSDN博客1.慢时钟到快时钟这种方法通常应用在慢速向快速时钟传递过程中，可以检测输入信号的上升沿，也可以检测它的下降沿。顾名思义，该电路主要由两个部分构成：同步电路和边沿采样电路。首先使用快时钟对数据进行两级采样同步，之后对得到的长信号进行边沿检测，得到长为一个快时钟周期的高电平信号。代码如下：module slow2fast_EdgeDetect( input wire clk_slow, input wire clk_fast, input wire .https://blog.csdn.net/qq_42322644/article/details/115725735?ops_request_misc=&request_id=&biz_id=102&utm_term=%E5%8D%95bit%20%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9F&utm_medium=distribute.pc_search_result.none-task-blog-2~all~sobaiduweb~default-9-115725735.first_rank_v2_pc_rank_v29&spm=1018.2226.3001.4187文2中说到了结绳法中2.2.2 利用输入数据作为异步复位信号

那个图，我认为是这么个意思