1.Miller效应的背景介绍
Miller效应的产生主要是由于MOS管的Miller电容引起的，MOS管的米勒效应会在高频开关电路中，延长开关频率、增加功耗、降低系统稳定性，可谓是臭名昭著，各大厂商都在不遗余力的减少米勒电容，具体背景可参考下述文章
2.Miller效应的LTSPICE仿真
在LTSPICE中搭建MOS管的开关电路，进行Miller效应的仿真，
这里可以看一下IRF1310管的相关参数：
仿真波形如下：
从上往下依次为电源V2、MOS管漏极、MOS管栅极电压的输出波形。
可以看到MOS管的栅极电压在上升和下降的过程中均出现了一个小台阶。
为了分析台阶产生的过程， 下图给出了仿真电路中 MOS 管的栅极电压与电流波形。
可以看到MOS管栅极电流包括三个阶段：
-
阶段1：栅极电压快速上升，电流呈现先快后慢的电容充电过程；
-
阶段2：栅极电压呈现平台，电流急剧线性增加；
-
阶段3：栅极电压与电流都呈现电容充电过程；
3.Miller效应的原理说明
根据IRF1310的数据手册可知，
输入电容：Ciss=Cgs+Cgd; Cgs=1900-230=1670pf
输出电容：Coss=Cgd+Cds；Cds=450-230=220pf
反向传输电容（Miller电容）Crss=Cgd； Cgd=230pf
米勒效应的罪魁祸首就是米勒电容，米勒效应指其输入输出之间的分布电容Cgd在反相放大的作用下，使得等效输入电容值放大的效应，米勒效应会形成米勒平台。
上面描述栅极电压、电流变化三个阶段分别是：
-
阶段1：栅极电压从 0V 开始增加到 MOS 管开始导通过程。在此过程中， 是驱动电压通过栅极电阻给 Ciss（Cgs+Cgd） 充电过程；
-
阶段2：MOS 管开始导通（VGS（th）），使得 MOS 管漏极电压下降，通过 Miller （Cgd）电容将栅极充电电流吸收到漏极，造成 Cgs 充电减小，形成电压平台；
-
阶段3：Vds基本为0V，栅极电流向 Cgs, Cgd 充电，直到充电结束。
那米勒效应的缺点是什么呢？下图显示了在电感负载下，由于 Miller 效应 MOS管的开关过程明显拉长了。MOS管的开启是一个从无到有的过程，MOS管D极和S极重叠时间越长，MOS管的导通损耗越大。因为有了米勒电容，有了米勒平台，MOS管的开启时间变长，MOS管的导通损耗必定会增大。
图 MOS管在电感负载下的电流电压图
4.Miller效应的消除
首先我们需要知道的一个点是：因为MOS管制造工艺，必定产生Cgd，也就是米勒电容必定存在，所以米勒效应不可避免。在上述 MOS 开关电路中，彻底消除Miller 效应是不可能的。但可以通过减少栅极电阻 Rg来减少 Miller 效应的 影响。下图是将栅极电阻 Rg 减少到 100Ω，可以看到栅极电压中的 Miller 平台就变得非常微弱了。
图 减少MOS管栅极电阻 Rg=100Ω对应的栅极电压与电流波形
MOS管的开启可以看做是输入电压通过栅极电阻R1对寄生电容Cgs的充电过程，R1越小，充电电流越大，Cgs充电越快，MOS管开启就越快，这是减小栅极电阻，米勒平台有改善的原因。
注意：在使用MOS管设计电路时，通常会在MOS管的G级串联一个0~100欧姆左右的电阻，来减弱Miller效应，该小电阻在PCB设计时应该靠近MOS管放置。
5.利用Miller效应
MOS 管的 Miller 也不是一无是处，也可以利用 Miller 效应，实现电路缓启动的目的。认为的增加 MOS 管的栅极电阻，并在 MOS 管的漏极与栅极之间并联大型电容，可以人为拉长 Miller 台阶。
在下面电路中，认为的增加了栅极电阻和漏极和栅极之间的并联电容，这样就可以大大延长 Miller台阶的过程。输出的波形形成了一个三角脉冲的形式。
图人为增加栅极电阻和漏栅极之间的电容
▲ 图 人为拉长 Miller 台阶过程
Miller台阶的优化和劣化仿真如下：
下面电路是利用了 PMOS 管上的 Miller 电容，实现了输出电压的缓启动，是用于一些电源上升速率有严格要求的场合。
图 利用PMOS的Miller 效应完成电源的缓启动
6.仿真工程地址
附上实际的仿真工程，可以根据实际需求进行下载
扫一扫
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
