Verilog HDL期末作业

1.实验目的：
熟悉Verilog语言的使用，熟练的使用modelsim软件，对老师期末布置的三个实验进行仿真。
2.实验内容：
1.数字逻辑基础与Verilog设计P174 图5.12
2.Verilog HDL（第二版）数字电路设计及仿真 十一章实验4
3.Verilog HDL 高级数字设计（第二版）p80 例4.8
3.实验原理：
4实验工具：PC机和modelsim软件。

5.实验截图：
第一个实验截图

第二个实验截图

第三个实验截图

6.实验视频：
由于视频文件过大，作者已发布在哔哩哔哩app,请打开以下链接进行播放：
【数字电路基础、期末实验考试三大实验、详细讲解-哔哩哔哩】
【Third-哔哩哔哩】https://b23.tv/GX0WuB
【Second-哔哩哔哩】https://b23.tv/tCkV8P
【First-哔哩哔哩】https://b23.tv/pi0iCS

7.实验代码࿱