zynq7000 PL读写DDR3----实验笔记
环境:vivado2018.3芯片: xc7z100ffg900-2本实验参考资料主要来源:https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html实验目的:将ADC接收的数据先存入DDR3,待PS端读取完成后,再存入一批。1、工程规划DDR芯片的管脚是绑定到Zynq的DDR接口上的。而Zynq系统的这个DDR总线接口有是链接在其内部“Memory Interfaces”中的“DDR2/3,LPDDR2 Con..
原创
2021-03-23 18:06:28 ·
6642 阅读 ·
4 评论