![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Vivado
swang_shan
正在努力学习中ing
展开
-
vivado-vscode 新手使用说明 - verilog
vscode联合vivado使用原创 2022-06-16 18:24:02 · 3729 阅读 · 0 评论 -
vivado工程有多个synth_1、synth_2或者impl_1,impl_2
在有多个runs的情况下,选中要运行的行为,右键点击Make Active。Design Runs在window目录下。原创 2022-04-26 18:04:28 · 2481 阅读 · 0 评论 -
vivado仿真出现问题:Failure: ERROR:add_1 must be in range [-1,DEPTH-1]
在进行 fir IP核仿真时出现的问题。解决方法:将滤波器的所有输入(此处为tdata / tvalid)均配置默认数据。此问题出现的原因:没有给ip的输入赋值,导致ip核运行出问题。原创 2022-04-15 14:11:02 · 1598 阅读 · 0 评论 -
zynq7000 PL读写DDR3----实验笔记
环境:vivado2018.3芯片: xc7z100ffg900-2本实验参考资料主要来源:https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html实验目的:将ADC接收的数据先存入DDR3,待PS端读取完成后,再存入一批。1、工程规划DDR芯片的管脚是绑定到Zynq的DDR接口上的。而Zynq系统的这个DDR总线接口有是链接在其内部“Memory Interfaces”中的“DDR2/3,LPDDR2 Con..原创 2021-03-23 18:06:28 · 6877 阅读 · 4 评论 -
vivado XDC / ISE UCF 约束文件
1、CLOCK_DEDICATED_ROUTEvivado XDC:set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {clk_wiz_0/inst/clk_in1_clk_wiz_0}]ISE UCF:PIN "inst_clkgen/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;原创 2020-10-29 15:09:01 · 2768 阅读 · 0 评论 -
GT高速串行接口使用记录
本项目使用V7(GTH)和Z7(GTX),线速率为6.144G,已实现互通。曾遇到的问题:(PCB布线出现问题)1、P/N极性有的接反了。解决方法:接反的部分,添加极性翻转控制即可。2、GT接口同一对的RX和TX与另一板卡连接出现错位。例如V7的RX0与Z7的TX1连接,但是V7的TX0与Z7的RX3连接。解决方法:定义管脚是,只能成对定义,就像V7的RX0/TX0,Z7的TX1/RX1,即便XDC定义Z7的TX1/RX3,编译后查看管脚也是失败的。可以多定义一组,把要用的那一组的接受发送都包原创 2020-10-23 15:07:36 · 1818 阅读 · 0 评论 -
Out-of-Context Module Runs
[IP_Flow 19-4067] Ignoring invalid widget type specified checkbox.Providing a default widget解决方法:可以忽略此warning,但最好删除出现此问题的IP核,重新生成。原创 2020-07-31 15:28:16 · 5892 阅读 · 0 评论 -
[IP_Flow 19-3805] Failed to generate and synthesize debug IPs.
问题原因:路径太长了解决方法 :把工程的路径改短原创 2020-06-09 11:06:52 · 6846 阅读 · 3 评论 -
VIO虚拟输入/输出
在ISE工程中,如果需要实时观察FPGA内部信号,需要借助Chipscope。Chipscope是一款在线调试工具,通过JTAG口,在线实时读取FPGA的内部信号。Chipscope中常用的调试IP有ICON核、ILA核、VIO核。Chipscope利用ICON核通过FPGA的JTAG端口与内核通信;ILA核可以用来观察FPGA内部信号;VIO核不仅可以观察信号,还可以将外部输入信号传到F...原创 2020-01-17 11:11:03 · 2612 阅读 · 0 评论 -
vivado自定义IP核 & 调用
生成IP核1. 准备好要用来生成ip核的模块。2.Tools —> Create andPackage IP —> Package your current project —> IP location原创 2020-01-17 11:10:46 · 1113 阅读 · 0 评论