UltraScale+ GTH ip核使用

已于 2022-10-31 16:08:47 修改
阅读量7.5k 收藏 105
点赞数 11
分类专栏： UltraScale FPGAs GTH 文章标签： fpga开发 gth ZU
于 2022-10-08 15:40:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/swang_shan/article/details/126948281
版权

参考：pg182 - UltraScale FPGAs Transceivers Wizard v1.7
参考：UG576 - UltraScale Architecture GTH Transceivers

此工程使用 xilinx ZU9eg，下图为gth的channel选择。

复位模块

gtwiz_reset_clk_freerun_in: 复位控制器辅助块的自由运行时钟，要启用此模块，必须提供此时钟
gtwiz_reset_all_in：复位TX和RX的PLL和Datapath。复位状态机是由其下降沿初始化的。
gtwiz_reset_tx_pll_and_datapath_in:复位TX的PLL和Datapath.
gtwiz_reset_tx_datapath_in：复位TX的Datapath.
gtwiz_reset_rx_pll_and_datapath_in:复位RX的PLL和Datapath.
gtwiz_reset_rx_datapath_in:复位RX的Datapath.
gtwiz_reset_tx_done_out：在完成TX的复位后拉高，与主通道TXUSERCLK2同步。
gtwiz_reset_rx_done_out：在完成RX的复位后拉高，与主通道RXUSERCLK2同步。
gtwiz_reset_rx_cdr_stable_out：标明RX原语的时钟和数据恢复（CDR）电路是稳定的。保留；不使用

注意： 如果 TX和 RX的datapaths 由QPLL0提供时钟，gtwiz_reset_tx_pll_and_datapath_in 和 gtwiz_reset_rx_pll_and_datapath_in这两个输入中的任何一个都将重置共享的QPLL0，从而导致在另一个数据方向上潜在的意外链路丢失。谨慎使用。
在这里插入图片描述

时钟模块

1、reference clock

reference clock 在 GTH 中支持输入和输出两种模式。
在参考时钟输入模式下，在专用参考时钟I/O引脚上提供一个时钟，用于驱动QPLL或者CPLL。使用IBUFDS_GTE4 。在example design中有用法示例，可以直接借鉴。
在这里插入图片描述
参考时钟输出模式，是从同一QUAD中的四个通道出来的恢复时钟RXRECCLKOUT,可以路由到专用的参考时钟I/O引脚。这个输出时钟可以用作不同位置的参考时钟输入。在运行期间无法更改操作模式。可以通过两个软件原语之一来访问： OBUFDS_GTE3/4和OBUFDS_GTE3/4_ADV。两个原语的选择取决于：

  1. 当RXRECCLKOUT始终来自同一通道时，使用OBUFDS_GTE3/4。
  2. 如果提供RXRECCLKOUT的通道在运行期间发生更改，使用OBUFDS_GTE3/4_ADV。

当使用OBUFDS_GTE3/4_ADV原语时，还必须实例化GTHE3/4_COMMON原语。在使用OBUFDS_GTE3/4原语时，不需要实例化GTHE3/4_COMMON。详见图2-3.一般克直接使用example design中的示例。

在这里插入图片描述

下图是在此工程里面的REF时钟选择。未使用输出模式。
在这里插入图片描述

2、时钟辅助模块

gtwiz_userclk_tx_active_in / gtwiz_userclk_rx_active_in:
标明TX/RX用户时钟网络辅助块产生的时钟处于活动。默认情况下，TX/RX 用户时钟网络辅助器块驱动此端口。

gtwiz_userclk_tx_srcclk_in / gtwiz_userclk_rx_srcclk_in：
输入的源时钟,直接由TXOUTCLK/ RXOUTCLK 驱动。

TXUSRCLK and TXUSRCLK2 / RXUSRCLK and RXUSRCLK2：
由gtwiz_userclk_tx_srcclk_in/ gtwiz_userclk_rx_srcclk_in驱动一个/两个BUFG_GT primitive得到。当USRCLK=USRCLK2时，驱动一个primitive，如果USRCLK是USRCLK2的两倍时，驱动两个primitive。USRCLK2给TXDATA/RXDATA提供时钟，USRCLK给内部的PCS logical提供时钟。两个时钟必须positive-edge对齐。 详情见发送机模块。

gtwiz_userclk_tx_reset_in/gtwiz_userclk_rx_reset_in:复位BUFG_GT primitive，高有效。

在这里插入图片描述根据helper block的位置（core/example design），以上字体未加粗的信号的连接和primitive的布线会在core里或者需要启用example design中的时钟模块。
在这里插入图片描述

发送机

1、TX接口

每个收发器包括一个独立的发射器，它由一个PCS和一个PMA组成。并行数据从设备逻辑流入TX接口（注意必须与TXUSRCLK2正边缘对齐），通过PCS和PMA后以高速串行数据输出TX驱动程序。详情见图3-1.
在这里插入图片描述端口的宽度可以配置为2、4或8个字节宽。端口的实际宽度取决于 TX_DATA_WIDTH 和 TX_INT_DATAWIDTH 属性以及 TX8B10BEN 端口设置。端口宽度可以是16、20、32、40、64和80位。表3-1显示了如何选择TX数据路径的接口宽度。

在这里插入图片描述

AttributeDescription
TX_DATA_WIDTH设置 TXDATA 端口的位宽(interface width)。有效值为16、20、32、40、64和80。
当启用8B/10B编码时，TX_DATA_WIDTH 必须设置为20、40或80。
TX_INT_DATAWIDTH控制内部数据路径的宽度（internal data width）。
0:2字节的内部数据路径
1:4字节的内部数据路径。
如果行速率大于8.1875 Gb/s，则设置为1。

2、TX 8B/10B编码

GTH收发器有一个内置的 8B/10B TX路径，可以编码TX数据，而不消耗设备资源。启用8B/10B编码器会通过TX路径增加延迟。如果不需要，可以禁用或绕过8B/10B编码器，以最小化延迟。

在这里插入图片描述

TX 8B/10B 编码端口

PortClock DomainDescription
tx8b10bbypass_in[7:0]TXUSRCLK2高有效，一个bit位控制一个字节，允许字节交错的绕过8B/10B。tx8b10ben_in 为高才能使用此模式。
tx8b10ben_inTXUSRCLK2高有效
txctrl1_in [15:0]TXUSRCLK2当8B/10B编码旁路时，给TXDATA填充bit。
txctrl0_in [15:0]TXUSRCLK2当8B/10B编码旁路时，给TXDATA填充bit。
txctrl2_in[7:0]TXUSRCLK2表示TXDATA上对应的数据字节是有效的K字符。一个bit对应一个byte，
例如：TXCTRL2[0] corresponds to TXDATA[7:0]

接收机

1、RX 字节和字对齐

接收到的串行数据必须与符号边界对齐，然后才能用作并行数据。运行机制：发射机发送一个可识别的序列，通常称为逗号。接收方在传入数据中查找逗号。当它找到逗号时，它将逗号移动到字节边界，以便接收到的平行字与传输的平行字匹配。下表为常用 K28.5 。

Special Code NameBits
HGF EDCBA		Current RD-
abcdei fghj		Current RD +
abcdei fghj
K28.5101 11100001111 1010110000 0101


图4-23显示一个10-bit 逗号的对齐方式。右侧为接收未对齐位的bits。中间虚线框显示为带有逗号的串行数据。左侧为字节对齐的RX并行数据。

在这里插入图片描述

图4-24显示左侧TX并行数据，右侧逗号对齐后接收可识别的并行数据。

在这里插入图片描述

1、启用 Comma 对齐

PortClock DomainDescription
rxcommadeten_inTXUSRCLK2高有效，表示启用comma对齐模块。
启用会加大RX数据路径延迟

2、配置comma图形

AttributeTypeDescription
ALIGN_COMMA_ENABLE10-bit Binary设置MCOMMA/PCOMMA中哪些位必须与传入的数据相匹配，哪些位可以忽略。
此属性是一个10位掩码，默认值为11111111111。
ALIGN_MCOMMA_VALUE10-bit Binary定义 mius comma ，接待顺序是从右到左的（首先收到ALIGN_MCOMMA_VALUE[0]）。
默认值为10‘b1010000011（K28.5 与附录相反）。此定义不影响8B/10B的编解码。
ALIGN_PCOMMA_VALUE10-bit Binary定义plus comma，接待顺序是从右到左的（首先收到ALIGN_PCOMMA_VALUE[0]）。
默认值为10’b0101111100 (K28.5 与附录相反)。此定义不影响8B/10B的编解码。
ALIGN_COMMA_DOUBLEBoolean为高时表明同时启用PCOMMA和MCOMMA。

上表为需要的信号。下图为在 IP核中配置的位置：

在这里插入图片描述


ALIGN_COMMA_ENABLE 与 COMMA 的匹配实现如下图 4-25。

在这里插入图片描述


当 ALIGN_COMMA_DOUBLE 为 1 时，PCOMMA 和 MCOMMA 的组合顺序为下图 4-26。
在这里插入图片描述

3、启动 COMMA 对齐

PortClock DomainDescription
rxmcommaalignen_inTXUSRCLK2当要对齐MCOMMA时，拉高
rxpcommaalignen_inTXUSRCLK2当要对齐PCOMMA时，拉高

4、对齐状态信号（了解）

PortClock DomainDescription
rxbyteisaligened_outTXUSRCLK2为高标志着根据COMMA检测，并行数据流在字节边界正确对齐
rxbytealign_outTXUSRCLK2为高表示包含串行数据流的字节对齐由于COMMA检测已经发生变化
rxcommadet_outTXUSRCLK2当检测到COMMA时拉高。在RX接口COMMA可用之前，断言会进行几个时钟周期

5、对齐边界

允许的对齐边界由ALIGN_COMMA_WORD和RX_INT_DATAWIDTH定义。

AttributeTypeDescription
ALIGN_COMMA_WORDInteger此属性控制在多字节数据路径检测到的commas的对齐方式。
1： 可以实现TXDATA输出的奇数字节或偶数字节comma对齐。
      2字节接口，对齐全部2字节
      4字节接口，对齐全部4字节；
       8字节接口，对齐全部8字节
2： 仅对奇数字节对齐comma。
      2字节接口，对齐RXDATA[9:0]；
      4字节接口，对齐RXDATA[9:0]/ RXDATA[29:20];
      8字节接口，RXDATA[9:0]/ RXDATA[29:20]/RX[49:40]/RX[69:60];;
4： 在4字节边界进行对齐，在RX_INT_DATAWIDTH = 0时禁用。
      4字节接口，对齐RXDATA[9:0]=8字节接口，对齐RXDATA[9:0]/ RX[49:40]

在这里插入图片描述

2. 8B/10B 解码器

1、8B/10B位和字节排序

B/10B解码要求首先接收位a0，但GTH收发器总是首先接收最右边的位。因此，8B/10B解码器在解码之前自动反转接收到的数据的位序。解码后，将这些数据提供给RXDATA端口。
在这里插入图片描述

2、解码错误检测

解码器提供差异检查和表外错误检测。
差异检查：当RXDATA的数据字节到达有错误，RXCTRL1拉高。具体实现如图4-32.
在这里插入图片描述
表外错误检测：当RXCTRL3启用，但接收到的10位字符无法映射到有效8B/10B字符时，驱动RXCTRL3为高。发生这种情况时，未解码的10位字符通过以下格式的RX数据接口从解码器输出：
•对应的RXCTRL1表示第9位
•对应的RXCTRL0表示第8位
•相应的RXDATA字节表示[7:0]位
•相应的RXCTRL3表示发生了无效的8B/10B字符错误
在这里插入图片描述

3、特殊字符

8B/10B解码包括常用于控制功能的特殊字符（K码）。当RXDATA为K字符时，解码器驱动RXCTRL0 High。

如果DEC_PCOMMA_DETECT设置为TRUE，当RXDATA是 plus comma，解码器就会驱动相应的RXCTRL2为高。
如果DEC_MCOMMA_DETECT设置为TRUE，当RXDATA为minus comma，解码器驱动相应的RXCTRL2为高。
RXCTRL2的bit位与RXDATA的byte一一对应。
RXCTRL2[7]对应RXDATA[63：56]
RXCTRL2[6]对应RXDATA[55：48]
RXCTRL2[5]对应RXDATA[47：40]
RXCTRL2[4]对应RXDATA[39：32]
RXCTRL2[3]对应RXDATA[31：24]
RXCTRL2[2]对应RXDATA[23：16]
RXCTRL2[1]对应RXDATA[15：8]
RXCTRL2[0]对应RXDATA[7：0]

4、启用和禁用8B/10B解码

rx8b10ben_in控制启动8B/10B解码器的启用与否。

5、端口及属性

PortClock DomainDescription
rx8b10ben_inTXUSRCLK2高表示启动8B/10B解码器。
低表示接收到的10-bit数据显示为 { RXCTRL1, RXCTRL0, RXDATA[7:0] }。
RXCTRL2[7:0]TXUSRCLK2为高表示在RXDATA上显示的相应字节是一个COMMA。
RXCTRL0[15:0]TXUSRCLK2RXCTRL0[15：8]未使用。
1.解码器被绕过或RXCTRL3为高，为非解码数据的第8位。请参见表4-47。
2.启用解码器，高表示RXDATA的对应字节为K码。例：RXCTRL0[0] 对应RXDATA[7:0]
RXCTRL1[15:0]TXUSRCLK2RXCTRL1[15：8]未使用。
1.解码器被绕过或RXCTRL3为高，为非解码数据的第9位。请参见表4-47。
2.启用解码器，高表示RXDATA的对应字节有差异错误。例：RXCTRL1[0] 对应RXDATA[7:0]
RXCTRL3[7:0]TXUSRCLK2高表示在RXDATA上显示的相应字节不是8B/10B表中的有效字符。例：RXCTRL3[0] 对应RXDATA[7:0]

仿真图如下，RXCTRL2 = a，有人能解释一 下吗？
在这里插入图片描述

在这里插入图片描述

自环

PortClock DomainDescription
LOOPBACK[2:0]Async000: Normal operation
001: Near-end PCS Loopback
010: Near-end PMA Loopback
100: Far-end PMA Loopback
110: Far-end PCS Loopback

在这里插入图片描述在这里插入图片描述
在这里插入图片描述

持续补充ing

如何动态更改 UltraScale/UltraScale+ GTH/GTY 线速率
qq_43416206的博客
11-12 469
综上，如需动态更改UltraScale/UltraScale+ GTH/GTY 的线速率，请遵循上述步骤 (1) 和 (2) 进行操作。并且，GTH/GTY 中的属性和修复后的 GTH/GTY 端口也都将包含在同一个文件中输出，以便于您进行比较。如果您不熟悉 DRP I/F，请参阅 (UG576)/(UG578) 的第 2 章，以获取更多信息。在 DRP I/F 上设置完属性后，必须先再次执行复位，然后才能使用 GTH/GTY。在 (UG576)/(UG578) 的附录 B/C 中详列了每个属性的地址。
Zynq UltraScale+ 内存和高速接口设计
最新发布
flomingo1的专栏
03-05 939
本方案基于Xilinx 强大的Zynq UltraScale+ MPSoC（XCZU9EG-2FFVB1156E）芯片，设计一个高性能的FPGA硬件系统。方案重点在于Memory（内存）和高速接口的设计，旨在满足高带宽、低延迟的应用需求，如视频处理、网络通信和高速数据采集等。
Xilinx GTH高速收发器顺藤摸瓜篇（五）
qq_44631312的博客
11-30 2565
本章主要介绍GTH IP核发送端（Transmitter）的功能部分，发送端包含的内容比较多，会分为多个章节进行描述讲解，本章主要为TX的功能概述，TX接口和8B/10B编码，希望通过本章节可以和大家一起领略TX的神秘面纱。Transmitter 目录描述TX发送端的概述通向GTH收发器发送端数据路径的途径（用户接口）8B/10B编码，工业标准编码，通过2bit的额外开销实现直流平衡和有界的不一致去允许合适的时钟恢复本章介绍如何配置和使用发送端 (TX) 内的每个功能块。
Xilinx高速接口文档简介
q1594的博客
08-31 355
Xilinx的高速资源手册比较详细的介绍的介绍有ug482-GTP，ug486-GTX，ug576-GTH。基本结构资源和原语都大致相同。GTP主要在A系列芯片中。GTX主要在K系列芯片中。
Xilinx 7 系列 vs UltraScale / UltraScale+ 开发与客户使用区别
芯门的博客
02-17 890
7 系列适合传统工业、通信等低功耗应用，而 UltraScale / UltraScale+ 适用于更高性能需求的 AI、通信、数据中心应用。选择时需权衡功耗、成本、性能等因素，并考虑开发迁移成本。
Ultrascale/Ultrascale+ FPGA GTH IP及结构详解（一）
热门推荐
houzi6320的博客
11-29 1万+
FPGA GTH Transceiver
XILINX Ultrascale/Ultrascale+ 高速收发器时钟MGTHREFCLK原语调用
weixin_43813325的博客
11-06 6797
1、概述 2、高速收发器 字面意思专用于收发高速数据，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道。 每一组收发通道内部具有反馈均衡、校验、编解码、同步等模块。
GT收发器64B66B协议（1）IP核配置和example design
m0_56222647的博客
04-03 1820
在前面我们基于GT收发器进行了PHY层设计，其中采用的编码方式为8B10B，为进一步提高传输效率，从本文开始，将采用基于GT高速收发器采用64B66B编码方式进行设计。
GTHip核说明
ZZ2588的博客
08-26 3527
GTH说明
使用vivado IBERT Ultrascale GTH IP核，测试GTH眼图
yindq1220的博客
03-31 6094
一、选择IP核 IBERT Ultrascale GTH,按照硬件电路选择参数，然后生成IP核 二、生成IP核后，右击该IP核，点击 open IP example design，生成示例工程。如有需要，可以在顶层添加所需要的控制接口，并在约束文件添加约束。 三、编译示例工程，并烧写到板子上。保证板子上的GTH时钟输入稳定，烧写完成后界面如下。 四、点击上图的creat links按钮，将需要测试的信号添加到new links，点击确定。 五、右击link..
7系列高速收发器简介 GTP IP核
青春易逝，愿不负昭华，期待梦与远方
08-20 2830
前言 暂不更新，参考文档整理中。感兴趣的可以看看参考文献。 参考文献 作者 博客 1、没落骑士 7系列高速收发器总结 GTP IP核配置篇 7系列高速收发器总结 GTP IP核使用篇 ...
vivado GTX ip核接收端RX与发送端TX数据对齐的方法
waxieqina的博客
08-22 3161
vivado GTX ip核接收端RX与发送端TX数据对齐的方法
zynq ultrascale+ mpsoc GTH高速收发器调试记录
qq_40499252的博客
04-17 518
Physical Resources 页面里，设置DRP时钟为50Mhz，然后检查自己开发板的硬件设计，sfp具体连接在那个bank来设置后面部分。开发板上的系统时钟为200Mhz，使用pll转换为50Mhz输入example dsign 顶层设计中的freerun clk。ip核配置好后生成example design，在example design 中修改时钟输入，复位。这里我的开发板上时钟为125Mhz，设置actual reference clk为125Mhz。
FPGA全局时钟资源相关原语及使用
01-19
FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，的Virtex II器件多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。 　　与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和D
EDA/PLD中的FPGA全局时钟资源相关原语及使用
11-05
FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。 　　与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFG
xilinx各芯片产品选型引导手册product selection guide（ FPGA中zynq UltraScale+ MPSOC的概念理解）
nature_forest的博客
09-10 6473
一些记不住的基本概念 UltraScale：超大规模 TRM:TechnicalReferenceManual技术参考手册 因为要做这系列芯片的相关项目，但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番。终于搞懂了，之前一直分不清，以为zynq是PS+PL端的SOC总称，所以什么K7，V7都属于ZYNQ呢。原来是并列关系。这里我把他们缕清思路一下。我是通过查各种的手册，...
嵌入式开发之zynqMp ---Zynq UltraScale+ MPSoC 图像编码板zcu102
weixin_34270606的博客
03-14 4330
1.1 xilinx zynqMp 架构 1.1.1 16nm 级别工艺 　　Zynq UltraScale+  MPSoC架构     Xilinx新一代Zynq针对控制、图像和网络应用推出了差异化的产品系，这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了。她的产品系如图2所示。   图2 产品表         从图2看到，这个系列的Zynq算是8核（或9核）异...
Ultrascale/Ultrascale+ FPGA GTH IP及结构详解（二）
houzi6320的博客
12-01 5198
FPGA Transceiver
高速接口GT收发器IP核——学习记录
qq_59109468的博客
10-17 1452
在高速接口传输数据的时候，由于FPGA的时钟频率有限，所以想要提高带宽需要增加传输的数据位宽，如万兆以太网的时钟频率156.25MHz，位宽64位。由于每位数据的传输线路径都不同，再加上时钟频率很高，所以并行发送数据很容易由于数据到达时间不同而产生误码。为了降低高速传输的误码率，一般会采用GT高速收发器，它是一种串并转换器，能够在发送端将并行数据转为串行，在接收端将串行数据转为并行；且在接收端可以通过时钟恢复从数据中提取时钟，不需要传输时钟。
GTY Transceivers*
01-18
### GTYPES Transceivers in FPGA Design Tools and Resources In the context of designing with GTypes transceivers, these components are integral to high-speed serial communication interfaces within FPGAs. The design process typically involves leveraging specific intellectual property (IP) cores that facilitate complex operations such as data serialization/deserialization at very high speeds. For instance, when working on communication protocols or custom link layers requiring precise timing control, one might utilize a combination of FIFOs for buffering incoming/outgoing data streams[^2]. Additionally, specialized modules like those mentioned in documentation covering PTP clocks can be crucial for applications needing accurate timestamping over network connections[^3]. Designers often rely heavily upon vendor-provided development environments which offer comprehensive support through integrated libraries and wizards specifically tailored towards configuring GTypes transceiver parameters efficiently without delving too deeply into low-level details unless necessary. For Xilinx devices particularly, there exists robust toolsets including Vivado HLS alongside detailed guides explaining how best practices should be applied during implementation phases involving IO handling via primitives such as `IOBUF` elements where applicable[^4]. #### Example Code Snippet Demonstrating Basic Configuration Below is an illustrative example demonstrating basic configuration settings using Verilog syntax targeted toward initializing certain aspects related to setting up a GTX/GTH transceiver channel: ```verilog module gtypes_transceiver_config ( input wire refclk, output reg tx_resetdone, // ... other ports ... ); // Internal signals declaration here... initial begin // Initialization code... end always @(posedge user_clk) begin if (!txreset_done_i) begin // Reset logic... end else begin // Normal operation... end end // Instantiate core component(s), e.g., GTXE2_CHANNEL etc. GTXE2_CHANNEL #( .SIM_DEVICE("VIRTEX7"), // Device type parameterization // Additional configurable attributes go here... ) inst_gtxe2_channel ( .GTREFCLK0(refclk), .TXRESETDONE(tx_resetdone), // Map remaining port connections accordingly... ); endmodule ``` This snippet provides insight into what initialization steps may look like but would need adaptation based on actual project requirements along with adherence to guidelines provided by manufacturers regarding optimal setup procedures for respective families of chips being utilized.
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值