GMSL 明星产品之 MAX96724

最新推荐文章于 2025-02-15 21:13:32 发布

iMr_Stone

最新推荐文章于 2025-02-15 21:13:32 发布

阅读量1.5k

点赞数 25

文章标签：硬件工程 arm开发驱动开发嵌入式硬件

本文链接：https://blog.csdn.net/syjie19900426/article/details/145423749

版权

上一篇文章中，我们介绍了摄像头侧 GMSL 加串器 MAX96717.

今天我们来介绍下 GMSL 解串器明星产品 MAX96724：可将四路 GMSL™2/1 输入转换为 1 路、2 路或 4 路 MIPI D-PHY 或 C-PHY 输出。该器件支持通过符合 GMSL 通道规范的 50Ω 同轴电缆或 100Ω 屏蔽双绞线（STP）电缆进行同时双向传输。每条 GMSL2 串行链路正向以 3Gbps 或 6Gbps 的固定速率运行，反向则以 187.5Mbps 的速率运行。MAX96724/F/R 支持视频数据的聚合与复制，能将来自多个远程传感器的数据流合并，并路由至一个或多个可用的 CSI-2 输出端。

MAX96724 系列产品总共有三款：

MAX96724: 4xGMSL 输入，2xMIPI(4lanes) DPHY 输出，支持 3G/6Gbps. Device_ID(0x0D) 默认为 0xA2

MAX96724F: 4xGMSL 输入，2xMIPI(4lanes) DPHY 输出，仅支持 3Gbps. Device_ID(0x0D) 默认为 0xA3

MAX96724R: 4xGMSL 输入，1xMIPI(4lanes) DPHY 输出，仅支持 3Gbps. Device_ID(0x0D) 默认为 0xA4
在这里插入图片描述

主要性能：

4xGMSL 传感器数据输入；1 路、2 路或 4 路 MIPI D-PHY 或 C-PHY 输出
正向（Forward link）支持 3G/6Gbps
反向（Reverse link）支持 187.5Mbps
控制接口支持 I2C 和 UART
3Gbps 最大插损 -19.5dB；6Gbps 最大插损 -21dB
MIPI D-PHY v1.2, 支持单根 lane 最大速率 2.5Gbps
C-PHY v1.0 Rated at 5.7Gbps/Lane
16/32 Virtual channel support for D-PHY/C-PHY
支持视频数据聚合（Aggregation）和复制（Replication）功能
PoC，Power over cable
ASIL-B Compliant (MAX96724/F)
8x8mm, TQFN56, 0.5mm pitch

管脚定义：

在这里插入图片描述

GMSL Link 输入管脚：SIOAP/N, SIOBP/N, SIOCP/N, SIODP/N
MIPI 输出管脚：DA0P/DA0N, CKCP/CKCN, DA1P/DA1N, DA2P/DA2N, CKAP/N,
DA3P/DA3N, DB0P/DB0N, CKBP/N, DB1P/DB1N, DB2P/DB2N, CKFP/N,
DB3P/DB3N,
GPIOs 管脚：MFP0/1/2/3/4/5/6/7/8
上电锁存管脚：CFG0/CFG1(MFP6)
I2C 控制管脚：SCL/SDA，外接上拉电阻至 VDDIO，推荐 2.2K
晶振输入管脚：X1/OSC, X2，外接 25MHz±200ppm 晶振输入引脚
PWDNB：复位管脚，内部有 1Mk 电阻下拉到 GND。低电平进入 power down mode
XRES：校准 SIOP/N 输出摆幅。通过 402 Ω ±1% 电阻接至 GND
电源管脚：VDD18：1.8V 模拟供电管脚；VDD：数字 core
电压，1.0-1.2V；VDDIO：数字IO供电管脚，1.8-3.3V 供电；VTERM：MIPI 1.2V 供电管脚
MAX96724 外侧无 GND 管脚；GND 与背部散热焊盘 EP 共用. 所以一定要保证 EP 焊接的可靠性，否则会影响信号性能

功能框图：
在这里插入图片描述

MAX96724 支持最多四个 Port 的 camera video 数据输入，这四组视频数据可以通过分配不同的 VCx 聚合到同一个 MIPI Port 输出。MAX96724 还支持将一个 MIPI port 的数据复制 copy 到另一个 MIPI port 输出。比如在实际车机中，一路 MIPI 数据送到座舱域，另一路 MIPI 数据送到智驾域：
在这里插入图片描述

针对片上系统 SoC 无法解析 VCx 的场景，MAX96724 提供了 super frame 功能：将多个视频流合并成一个超级帧，随后片上系统 SoC 便可以对数据进行处理，并在需要时分离图像。此操作要求禁用管道到控制器的映射，并且视频源需进行帧同步。 MAX96724 支持两种 super frame 模式：4WxH 和 Wx4H
在这里插入图片描述

MAX96724 所具备的 GPIO 聚合功能（GPIO Aggregation）能够聚合来自加串器、图像传感器以及连接到同一四路加串器的其他外设的错误信号。通过这种聚合功能，四路加串器上的单个引脚就能作为上游所有连接设备的错误报告机制。这减少了解串器 MFP 与片上系统（SoC）输入之间的连接数量。

在一些摄像头应用中，传感器需要帧同步信号，以便将一帧的输出与系统中的其他摄像头进行同步。MAX96724 能够在内部生成帧同步（FSYNC）信号，或者从外部片上系统（SoC）接收 FSYNC 信号，并通过 GMSL 反向通道将其发送给传感器。可将 MFP0 或 MFP7 设为接收外部 FSYNC 信号，同时将 MAX96724 设为从设备。若要生成内部 FSYNC 信号，则需将 MAX96724 设为主设备。

应用参考：
MAX96724 应用电路可参考 MAX96724 EVK