GMSL转eDP芯片MAX9686X（ADI）

qflook

于 2024-09-29 15:38:10 发布

阅读量379

点赞数 12

分类专栏：芯片规格书文章标签： GMSL eDP 菊花链

本文链接：https://blog.csdn.net/qflook/article/details/142636862

版权

芯片规格书专栏收录该内容

14 篇文章 0 订阅

订阅专栏

一、简介

MAX96860/MAX96862/MAX96864解串器可以把单路或双路GMSL转换成eDP V1.4a，支持820MHzPCLK的无压缩的24bpp（每个像素的位数）视频，或660MHz的30bpp视频。

芯片的GMSL支持NRZ编码的6Gbps/187Mbps的GMSL2，PAM4编码的12Gbps/187Mbps的GMSL3。同时支持单线（COAX模式）双向全双工传输控制数据和video数据。

支持DSC压缩的芯片，最大支持像素时钟1080MHz@24bpp或者864MHz@30bpp，传输方式包括同轴电缆或者双绞线。某些型号还支持HDCP1.4和HDCP2.3。某些型号支持菊花链模式，最多支持3路视频流和HDCP传输到下游解串器。部分型号支持双向SGMII总线，以实现100M以太网的数据传输。

并发控制通道支持I2C或UART。为外围控制提供了两个额外的I2C或UART通道和一个SPI通道。音频通道支持前向I2S立体声。

主要特征：

eDP输出支持1080MHz PCLK@24bpp或864MHz PCLK@30bpp
支持多种GMSL固定速率
支持菊花链模式（PCLK可达1230MHz）
1:3或1:3.75的DSC压缩比（可选）
支持HDCP1.4和2.3（可选）
支持100M以太网的双向SGMII（可选）
支持前向的音频输出I2S
支持24bit或30bit色深
低电流睡眠模式
带EP焊盘的8*8mm的TQFN封装
环境温度范围-40℃~105℃
符合AEC-Q100要求
支持同轴电缆和有屏蔽双绞线的GMSL2/3
典型支持最大线长:

产品型号及功能：

芯片功能框图如下：

二、规格

1.最大工作范围

2.封装及热阻

3.电气特性

说明：VDD18 = 1.7V to 1.9V, VDDIO = 1.7V to 3.6V, VDD = 0.95V to 1.05V, TA = -40°C to +105°C, EP 焊盘接地，典型值测试条件是VDD18 = VDDIO = 1.8V, VDD = 1.0V, TA = +25°C。

4.建议工作环境

5.ESD信息

三、管脚定义

封装图如下：

具体描述说明：

四、详细描述

1.上电锁定的管脚

部分管脚是在芯片上电时读取其逻辑电平，用以设置寄存器初始值或功能模式。要求使用高阻值（10KΩ以上）在VDDIO和GND之间分压。这些管脚也可以在上电完成后再用于其他功能，例如GPIO。不过在上电锁定其状态之前，是不可以被驱动。

上电锁定的管脚及其描述如下：

I2C地址列表及对应关系：

2.其他功能

芯片有1个主I2C/UART通信通道，允许ECU在链路的任意一端访问加/解串器的寄存器和外围设备。同时还支持2路直通I2C/UART，但是只能本地或远程外围控制，不能访问加/解串器的寄存器。

MAX96860/MAX96862/MAX96864支持一路前向的音频通道，支持立体声I2S或最高8通道的TDM。采样率32~192KHz，采样深度8~32bits。具有菊花链功能的产品支持具有相同规格的额外双向音频通道。

MAX96860/MAX96862/MAX96864还支持一路SPI接口用来外围控制。SPI可以使任意一端的主设备控制另外一端的外围设备。

MAX96860/MAX96862/MAX96864提供了高达25个多功能管脚，包括直通I2C/UART、SGMII、SPI、Audio和GPIO等。其中GPIO通常用于通过GML2链路隧道传输低速（<100kbps）信号。GPIO隧道可以正向或反向传输。

3.解串器工作模式

1）单link无压缩

系统框图如下：

GMSL3模式下最高支持像素时钟PCLK 410MHz@24bpp或者330MHz@30bpp；GMSL2模式仅支持215MHz@24bpp。解串器必须使用LinkA。本link多余的带宽或者LinkB可用于菊花链模式。

2）奇偶双流模式

系统框图如下：

MAX96860/MAX96864支持奇偶像素模式，在该模式下，偶数和奇数像素由串行器分成2个子流，并通过2个GMSL链路传输。但是他们并不支持传统的GMSL2的双LINK模式，在传统的双link模式下，单个视频流的视频数据包通过2条链路路由，以分担带宽负载。

奇偶双流模式最高支持820MHz@24bpp或者660MHz@30bpp的视频流在加串器拆分，本模式不支持压缩。同时要求偶数视频流在SIOA输入，奇数视频流在SIOB输入。

偶数和奇数的定义是，一行中的第一个像素为0，第二个像素为1。

3）单link带压缩

系统框图如下

解串器最高可以输出080MHz@24bpp或64MHz@30bpp的视频流，视频流在SOC被压缩，支持DSC 3:1@24bit或DSC 3.5:1@30bit。解压缩的操作是在解串器完成，要求解串器的LinkA必须使用，GMSL2或GMSL3均可。多余的带宽或LinkB可用于菊花链模式，其他视频流是否压缩无要求。