今天我们要介绍的时序分析基本概念是Sequential logic。中文名,时序逻辑单元。时序逻辑单元是数字IC设计中另一类重要器件,它的特点是任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关。电路里面有存储元件(各类触发器,比如D 触发器)用于记忆信息,从电路行为上讲,不管输入如何变化,仅当时钟的沿(上升沿或下降沿)到达时,才有可能使输出发生变化。
相比组合逻辑,时序器件存在着更多的timing model。如下图所示,对于同步输入逻辑,存在着CK pin到 D pin SI pin ,SE pin之间的 setup和hold check;同步输出逻辑,存在着CK pin到Q pin之间的 propagation delay, 对于异步逻辑,存在着pin CK到pin CDN之间的recovery, removal check。