时序分析基本概念介绍——STA概述

时序分析在芯片后端设计中至关重要,本文介绍了动态和静态时序分析,重点讲解静态时序分析(STA)的概念,强调其在验证电路时序约束中的作用。并列举了进行STA所需的文件,如library data、Timing constraints和gate-level netlist等。
摘要由CSDN通过智能技术生成

0?wx_fmt=gif

在芯片设计中,我们常用PPA(Power, Performance, Area)来衡量一块芯片的指标。Performace直接取决于Timing参数。由此可见,时序设计在后端设计中占有举足轻重的地位。那今天我们就来介绍下,时序分析中的最重要概念——STA

我们现在生活中其实存在着不少时序问题,比如以下两个例子:

•我打电话给张三,李四却接了电话

 这就代表着数据传输过程中出现问题,导致芯片不工作

•我想要一辆法拉利,你却给我的是装着QQ引擎的法拉利

 这就代表着芯片没有工作在正常的频率之下

同样在芯片设计过程中,存在着很多时序的违例。这就需要我们在设计中去验证时序的正确与否。

通常,我们有以下两种验证方法:

(1) 动态时序分析(Dynamic timing simulation)

(2) 静态时序分析(Static Timing Analysis, 简称STA)

 

动态时序分析,主要是通过输入向

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值