AMBA AXI总线协议技术分析

AMBA AXI总线协议技术分析

AMBA AXI是ARM公司所制定的新一代总线协议规范，主要用于SoC内部各模块间的互连，是一种面向高性能、低延迟、高带宽的片内总线，并向下兼容已有的AHB、APB接口。因其具有传输性能突出、功能完整等特点，得到广泛的应用。目前，Xilinx大部分标准IP的接口均升级为AXI总线，使得基于这些标准IP的设计拥有更好的性能、更加方便快捷以及更高的可靠性，并且不同模块间互连也变得十分高效。
AMBA AXI4协议规范中制定了包括AXI、AXI-Lite以及AXI-Stream在内的多种总线。其中，AXI是主要面向地址映射形式的总线接口，支持协议规范中的大部分高性能功能，如读写通道分离、突发传输、乱序传输、Outstanding模式等。主从设备之间通过握手信号建立连接。当主设备端数据准备好时，发出并维持有效信号VALID，表示数据有效。当从设备端可接收数据时，便会发出响应信号READY。数据只有在这两个信号都有效时才完成一次传输；AXI-Lite总线则是AXI的轻量化版本，两者架构相似。然而，相比于功能完善的高性能AXI总线，AXI-Lite不支持突发传输、乱序传输等进阶功能，仅保留基本传输所需的内容，并且数据位宽也受到限制。所以，AXI-Lite总线多用于寄存器配置这类对时序要求较低的应用场景。由于无需支持大部分高性能功能，使其资源消耗也较少；AXI-Stream总线则是主要面向无地址映射形式的高速流数据传输应用。AXI-Stream去掉了地址信号，所以主从设备之间必须为一对一的连接关系。同时，高速流数据的传输仅通过少量控制信号即可完成，有效降低延迟。表 1 为三种总线的主要特性对比。

AXI总线的一大特点是其读写通道完全分离，使数据可以并行传输，并且各自通道中的地址线与数据线独立，能够实现流水线式的传输模式，可大幅提高传输效率。AXI总线分为读地址通道、读数据通道、写地址通道、写数据通道和写响应通道，所有通道均使用VALID/READY握手机制来实现数据传输和控制信息，仅当VALID和READY信号同时为高时，完成一次数据的传输。如图 1 所示，为AXI总线写通道架构。

写架构中包括写地址、写数据和写响应三个通道。首先，主机通过写地址通道发送地址信号至从机，当从机收到地址信号后，便将所需写入的数据放至写数据通道中等待从机接收。在此过程中，从机每成功接收一个数据，都会通过写响应通道返回状态信息，以指示此次数据的写入成功与否。
读通道的架构则如图 2 所示。与写通道架构不同的是在读通道架构中没有响应通道，这是因为状态信息包含在读数据通道中，与读取回来的数据一并传输至主机端，节省资源消耗。

NVMe host IP 效果见 视频demo （B站 搜 NVMe IP）：
https://search.bilibili.com/all?keyword=nvme%20ip&from_source=nav_search_new
qq：1943086312