XILINX 2020.1自制IP导入vitis编译工程报错,修改makefile

该文内容涉及VitisHLS2020.1版本,这是一个用于C,C++和OpenCL的高层次综合工具。它详细列出了编译、归档和库构建的过程,包括编译器和架构器的设置,以及如何处理源文件和库目标。此外,还提到了释放目录和清理步骤。
摘要由CSDN通过智能技术生成

==============================================================

Vitis HLS - High-Level Synthesis from C, C++ and OpenCL v2020.1 (64-bit)

Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.

==============================================================

COMPILER=
ARCHIVER=
CP=cp
COMPILER_FLAGS=
EXTRA_COMPILER_FLAGS=
LIB=libxil.a

RELEASEDIR=…/…/…/lib
INCLUDEDIR=…/…/…/include
INCLUDES=-I./. -I${INCLUDEDIR}

INCLUDEFILES=$(wildcard *.h)
LIBSOURCES=$(wildcard *.c *.cpp)
OUTS = $(addsuffix .o, $(basename $(wildcard *.S))) 
OBJECTS = $(addsuffix .o, $(basename $(wildcard *.c *.cpp)))
ASSEMBLY_OBJECTS = $(addsuffix .o, $(basename $(wildcard *.S)))

libs:
echo “Compiling mnist_nn_predict”
$(COMPILER) $(COMPILER_FLAGS) $(EXTRA_COMPILER_FLAGS) $(INCLUDES) $(LIBSOURCES)
$(ARCHIVER) -r R E L E A S E D I R / {RELEASEDIR}/ RELEASEDIR/{LIB} $(OUTS)
make clean

include:
${CP} $(INCLUDEFILES) $(INCLUDEDIR)

clean:
rm -rf ${OUTS}

代码块中内容为已修改代替内容
网上大部分是说需要改动四个地方,不知道为什么我这边改了四个。。。
分别是hw、psu_cortexa53_0、zynqmp_fsbl和zynqmp_pmufw

  • 1
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值