1)一个进程中不允许出现两个时钟沿触发 2)对同一个信号变量的赋值应出现在单个进程内 3)VHDL最重要的特点就在于它的并行运行特性,当设计好的电路上电后,器件内部所有信号将同时并发工作,而不会以软件方式按照程序顺序执行,即使在进程内部也是趋向并行工作的