硬件语言定义数组

最新推荐文章于 2022-09-29 11:33:12 发布

HappyAngelCJ

最新推荐文章于 2022-09-29 11:33:12 发布

阅读量541

点赞数

分类专栏：算法文章标签： Verilog VHDL 数组

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/u010398493/article/details/51673499

版权

本文介绍了如何在Verilog和VHDL中定义数组以构建内存行为模型。在Verilog中，数组声明为reg类型的二维数组，如`reg [7:0] my_memory [0:255];`，而在VHDL中，使用`TYPE RAMType`定义数组，如`TYPE RAMType is ARRAY(arraysize downto 0) OF std_logic_vector(wordsize DOWNTO 0);`。访问和存储数据可通过数组下标完成。

摘要由CSDN通过智能技术生成

1.用Verilog语言定义数组

这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通过一个下标去访问。这样的数组的定义方式如下：

reg [wordsize : 0] array_name [0 : arraysize];

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。