VCO输出端的分频器对相噪和杂散的影响

最新推荐文章于 2024-05-29 00:30:49 发布
最新推荐文章于 2024-05-29 00:30:49 发布
阅读量3.7k 收藏 33
点赞数 11
分类专栏： 技术类 文章标签： 数学
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010486560/article/details/119224603
版权

       当VCO的输出信号通过D分频时，其相噪下降20log10(D)；杂散幅度亦下降20log10(D)，但频率偏移量(offset frequency)保持不变，即每2分频,改善6dB，而倍频则相反，由此在PLL测试Phase noise时，尽量不要分频或倍频，保持原有信号。 在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

当时皓月
关注
  • 11
    点赞
  • 踩
  • 33
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
理想倍频器/分频器对相噪/杂散的影响
远上寒杉的专栏
07-26 1万+
使用理想倍频器将信号频率提高N倍，会让相噪抬高20log 10 (N) dB，类似的N分频会让相噪降低20log 10 (N) dB。
第七章 射频信号源
无无
08-24 2051
这里写目录标题7.1相位噪声一、相位噪声的定义二、相位噪声的性质7.2 振荡器一、基本要求二、振荡器的基本数学模型三、振荡器的主要电性能指标四、基本振荡器类型五、晶体振荡器1.石英晶体的切割2.晶体的等效特性3.高稳晶振六、压控振荡器1.VCO的主要技术指标2.集成VCO3.VCXO 压控晶振7.3 锁相环 PLL7.3.1 锁相环组成与原理一、基本组成 7.1相位噪声 一、相位噪声的定义 相位噪声：周期信号的相位随机噪声和确定周期干扰对相位的寄生调相 二、相位噪声的性质 1.叠加性（混频器） 2.比例性
分频器对相位噪声影响
最新发布
whm128的博客
05-29 409
对于远端部分的相位噪声我们可以换一种理解方式，对a(t)进行下采样，并不影响大于噪底部分的信号功率大小，但是下采样会导致信号的噪底抬升（可以回忆一下过采样导致的信噪比提升），也就是下采样过程不会影响窄带信号的功率，但是噪底部分的宽带噪声，会由于采样率下降N倍，而抬升。假设输入时钟的边沿抖动为a(t)，而输出时钟的边沿抖动为ao(t)，那么在输出时钟的每一个边沿上a(kN)= ao(k)。也就是输入时钟和分频之后的绝对抖动是相等的，而输出时钟的抖动序列只是对输入时钟抖动序列的一个N倍下采样。
关于VCO调试过程中出现相噪-141dBC/Hz@50KHz说明
deng_d1的博客
02-27 2892
VCO相噪优化
小数分频锁相环中的整数边界杂散IBS
Clara_D的博客
10-19 8343
最近在想为什么项目里的小数分频PLL要在输入端加入预分频器，因为从噪声的闭环传输函数角度看，预分频器的加入无疑是引入了更多的输入噪声。后来找到资料应该是和整数边界杂散有关。 什么是整数边界杂散（IBS, Integer Boundary Spurs） 首先，什么是整数边界杂散呢？ 顾名思义，就是在参考频率整数倍频偏处的杂散。举个例子，如果PLL的参考频率是100 MHz，那么200 MHz、300 MHz、400 MHz…等频偏处的杂散都是整数边界杂散。 如下图所示，输出频率在100 MHz整数倍附近时，整
分析、优化和消除带 VCO 的锁相环在高达 13.6 GHz 处的整数边界杂散
04-02
分析、优化和消除带 VCO 的锁相环在高达 13.6 GHz 处的整数边界杂散
锁相环输出信号相位噪声噪声及杂散特性分析应用实践.docx
02-28
而近端相位噪声，如100Hz，主要受鉴相器、分频器和输入参考信号的影响。因此，选择高性能的VCO和优化的分频器是降低近端相位噪声的关键。而在某些情况下，如果环路带宽设置得过小，VCO的影响也会显著增大。 杂散是...
锁相环输出信号相位噪声噪声及杂散特性分析应用实践.pdf
02-28
相位噪声主要由VCO、鉴相器、分频器和输入参考信号的相位噪声共同决定。 2. 谐波抑制：衡量锁相环抑制非谐波成分的能力，对系统干扰限制有直接影响。 3. 杂散：在特定频点上出现的非谐波信号，可能是由于VCO的非...
单片频率合成器的功能和应用设计方案
01-20
为了避免辅助环路的4 320 MHz点频作为杂散耦合到输出端，采用了功分器和混频器，将主环信号通过两级放大作为混频器的本振，而辅助环路的4 320 MHz作为混频器的RF端。通过定向耦合器，混频后返回主环鉴相器与参考频率...
zong_vhdl_鉴频器_鉴相器_位同步提取电路_
10-02
"weifen.vhd"、"fenpin.vhd"和"dff.vhd"分别代表不同的子模块，比如分频器、鉴相器和D触发器的VHDL代码实现。 总的来说，这个设计涵盖了数字信号处理和通信系统的基本元素，通过VHDL提供了可综合的硬件描述。理解并...
锁相环中数字分频器对输出信号相位噪声和杂散的影响
05-30
锁相环和相位噪声的好教材，重点介绍分频器的相噪传递
电子测量中的压控LO振荡器电路（VCO）
11-16
压控LC振荡器电路（VC0）由分立元件L、C组成。由于变容二极管的结电容随反向偏压增加而减少，因此若电路中的电容选用变容二极管作反向运用并加上控制电压，就可改变由La决定的振荡器的频率。若电感的值一定，则可调频率的范围由变容二极管的容量变化范围决定。设不加电压Uc时振荡器的输出频率为fo，频率可变范围是Δf，变容二极管的变容范围是ΔC，电路固有电容为C，则满足公式Δf/fo-1/2（ΔC/C）。要满足15～35 MHz的变频范围，L取330 nH，则变容二极管在2～10V的容量范围应为30～380 pF。 　　本设计中变容二极管调频电路如图1 所示，图中L1是振荡器的振荡线圈，等效的La振荡
ADI推出AD9528 JESD204B时脉和SYSREF产生器
10-19
通过VCO的输出和分频器相位选择功能，可以实现无抖动的粗略时序调整，每个SYSREF信号还能进行额外的相位偏移，简化了对各个目标组件的最佳输入到达时间的设定。 AD9528特别适合应用于宽带射频数据采集系统，例如与...
时钟相位噪声测量中的杂散
一个热爱分享知识的博主
10-07 7673
我将讨论时钟相位噪声测量中的杂散。大多数了解时钟的人都会认识到杂散是下面相位噪声图中的独特的尖峰。杂散通常是不受欢迎的，在频率合成中低水平杂散并不少见。它们就像是啤酒上的泡沫。 这个特定的曲线来自一个AWG（任意波形发生器），配置为1 MHz FM的100 MHz正弦输出。 在本文中，我将使用此数据或类似的数据。 在第一篇文章中，我将简要回顾一下杂散及其特征。 接下来，我将在计算总RMS相位...
APPH系列相位噪声分析仪和VCO测试仪—输入高达40GHz
SBKJ2020的博客
11-30 1133
APPH系列是一款高性能相位噪声分析仪和VCO测试仪，其不同型号的频率范围覆盖了从 1 MHz 到 7、26 或 40 GHz。它的本底噪声低至-190dBc/Hz并提供了一系列相位噪声分析仪必不可少的分析和测量功能，用于评估信号源（晶体振荡器、VCO、发射器、锁相环、频率合成器等，范围从 VHF 到微波频率），以及有源和无源非自振设备，如放大器或分频器等。这些功能包括绝对和加性相位噪声、幅度噪声、脉冲、抖动和艾伦偏差、瞬态分析、VCO 表征和频谱监测。 APPH系列标配 FPGA 互相关运算频谱引擎的混合
VCO及PLL理论（2）
努力学习的IC小白
07-25 4105
VCO及PLL设计理论
VCO的一些碎碎念
Clara_D的博客
07-10 4285
为什么CM2次谐波相位对齐了反而相噪性能变差了？ A: 可能跟其他因素有关，比如幅值。 什么是ISF函数？是VCO的噪声传输函数吗？ 冲击灵敏度函数，可以看作传输函数的时域表达 VCO noise factor和其他RF模块noise factor之间的区别：归一化的参考标准不同 Ref：E. Hegazi, H. Sjoland and A. A. Abidi, “A filtering technique to lower LC oscillator phase noise,” in ..
STB-两级VCO-噪声分析-功率信号
Carol0630的博客
05-16 369
首先分析系统整体架构的工作原理，完成各个主要模块的电路设计、仿真与优化，以确保系统各个模块实现正常功能。其中深入分析两级 VCO 的震荡原理以及噪声分析，对实际设计电路进行指导，在两级 VCO 中，主要的难点是形成 RHP 共轭复极点，满足劳斯稳定判据，同时分频器也需工作在 VCO 最大输出频率范围内；同时也对放大器、频率电压转换器进行了详细的设计分析，考虑到压控振荡器后仿真 频率会有所衰减，所以适当增加频率电压转换器的增益，使其满足设计要求。 ...
PLL _PFD、电荷泵、LPF、VCO、分频器verilogA建模
05-23
以下是PLL的各个模块的Verilog-A建模实例： 1. _PFD（相位频率检测器）： ```verilog `include "disciplines.vams" module pfd(vin_p, vin_n, vref_p, vref_n, ipfd, vco, kpd); // 定义参数 parameter real kpd = 1.0; parameter real kvco = 1.0; // 定义端口 inout vin_p, vin_n, vref_p, vref_n; output ipfd; inout vco; // 定义内部变量 real vpd, vref, error; real ipfd_int, vco_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算差分输入电压 vpd = vin_p - vin_n; vref = vref_p - vref_n; // 计算误差信号 error = vpd * vref; // 计算 PFD 输出电流 ipfd_int += error * kpd * dt; ipfd = ipfd_int; // 计算 VCO 输入电压 vco_int += ipfd * kvco * dt; vco = vco_int; end endmodule ``` 2. 电荷泵： ```verilog `include "disciplines.vams" module charge_pump(ipfd, iup, idn, kcp); // 定义参数 parameter real kcp = 1.0; // 定义端口 input ipfd; output iup, idn; // 定义内部变量 real ipfd_int, iup_int, idn_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算 PFD 输入电流 ipfd_int += ipfd * dt; // 根据 PFD 输入电流计算输出电流 if (ipfd_int > 0) begin iup_int += kcp * ipfd_int * dt; idn_int = 0; end else begin iup_int = 0; idn_int -= kcp * ipfd_int * dt; end // 输出电流 iup = iup_int; idn = idn_int; end endmodule ``` 3. LPF（低通滤波器）： ```verilog `include "disciplines.vams" module lpf(vin, vout, r, c); // 定义参数 parameter real r = 1.0; parameter real c = 1.0; // 定义端口 input vin; output vout; // 定义内部变量 real vout_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算输出电压 vout_int += (vin - vout_int) / (r * c * dt); vout = vout_int; end endmodule ``` 4. VCO（电压控制振荡器）： ```verilog `include "disciplines.vams" module vco(vctrl, vout, f0, kvc); // 定义参数 parameter real f0 = 1.0; parameter real kvc = 1.0; // 定义端口 input vctrl; output vout; // 定义内部变量 real phase, vout_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算相位 phase += 2 * $pi * f0 * (vctrl - vout) * kvc * dt; // 计算输出电压 vout_int = sin(phase); vout = vout_int; end endmodule ``` 5. 分频器： ```verilog `include "disciplines.vams" module divider(vin, vout, n); // 定义参数 parameter integer n = 1; // 定义端口 input vin; output vout; // 定义内部变量 integer count; // 定义正常的 Verilog-A 表达式 analog begin // 计算输出电压 if (count == n-1) begin vout = vin; count = 0; end else begin vout = 0; count++; end end endmodule ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

当时皓月

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值