Allegro进行高速电路仿真流程中的仿真条件及实施环境

在使用Cadence Allegro进行高速电路仿真时，需要按如下流程来实施：

1. 器件模型的确认；器件模型可从元器件官网或第三方网站获取，并用Cadence的Edit Model生成。
2. 模型验证和管理；从网络上下载的器件模型并不能直接使用，需要先用Cadence的Model Integrity工具进行处理和仿真验证，以确保仿真器能够有效的组织并正确使用该模型。
3. 器件工作参数的确定；该项需要在Database Setup中设置，并在SigXplorer中进行Analsys Preference设置。
4. 互联模型；该项在Allegro的叠层结构（Setup - Cross-section Editor选项）中设置。
5. 信号互联关系；在Cadence的原理图设计中生成网络表。
6. 信号拓扑结构的确定；从（预）布局、布线中抽取，并在SigXplorer中直接生成。
7. 定义信号激励模式；同样该项也需要在SigXplorer中定义。
8. 生成约束条件；在SigXplorer中使用Set Constrains生成约束，并直接在CM约束管理器（Constrain Manager）中定义和编辑。
9. 最后一项，就是对约束进行管理和实施；同样也是在CM约束管理器（Constrain Manager）中进行设计。