![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Xilinx Virtex-6系列学习
文章平均质量分 89
icysmile131
这个作者很懒,什么都没留下…
展开
-
LVDS 源同步接口
传统数据传输通常采用系统同步传输方式,多个器件基于同一时钟源进行系统同步,器件之间的数据传输时序关系以系统时钟为参考。系统同步传输方式使各器件处于同步工作模式,但器件之间传输数据的传输时延难以确定,当系统时钟频率增加后,数据接收接口同步电路难以实现,因此系统同步传输方式不适用于高速数据传输。原创 2024-05-13 08:26:18 · 820 阅读 · 15 评论 -
LVDS 接口标准和规范
低压差分信号具有传输速率快、抗干扰性强的特点,是现在广泛应用的数据接口标准之一。XilinxFPGA支持LVDS电平标准,并提供了动态相位调整解决方案,解决了基于LVDS源同步传输时存在的数据偏斜问题。原创 2024-05-12 08:12:27 · 2193 阅读 · 35 评论 -
Xilinx 千兆以太网TEMAC IP核 MDIO 配置及物理接口
基于AXI4-Lite接口可以访问MDIO(Management Data Input/Output)接口,而MDIO接口连接MAC外部的PHY芯片,用户可通过AXI4-Lite接口实现对PHY芯片的配置。原创 2024-05-12 08:12:09 · 1066 阅读 · 23 评论 -
Xilinx 千兆以太网TEMAC IP核 AXI4-Lite接口信号
在AX4总线标准中,AXI4-Lite主要由向她址映射型通信。TEMAC的管理法口采用AXI4-Lite标准接口,TEMAC核的AX14-Lite接口信号如表1所示,根据AX14-Lite标准,接口角色分为主接口(Maser Interface)和从接口(Slave Interface)。主接口为通节发起方,这里指的是用户端控制的AX14-Lite接口;从接口为通信接收方,这里指的是MAC核内部的寄存器。原创 2024-05-12 08:11:48 · 876 阅读 · 1 评论 -
Xilinx 千兆以太网TEMAC IP核简介
Xilinx 公司提供了千兆以太网MAC控制器的可参数化LogiCORET™IP解决方案,通过这个IPCore可以实现FPGA与外部网络物理层芯片的互连。基于Xilinx FPGA 的以太网设计,大大降低了工程的设计复杂度,缩短了开发周期,加快了产品的面市速度。原创 2024-05-11 07:48:48 · 1722 阅读 · 33 评论 -
以太网技术介绍
随着通信和计算机技术的不断发展,无论是骨干网还是接入网,以太网都已成为应用场景最多,应用范围最广泛的技术之一。对于初次应用以太网的读者,本文主要给出以太网技术的基础知识,并对以太网涉及的部分协议进行简要说明。原创 2024-05-11 07:46:15 · 1136 阅读 · 18 评论 -
Xilinx 千兆以太网TEMAC IP核用户接口信号
用户接口包括AX14-Stream发送接口和AX14-Stream接收接口,下文简称为用户发送接口和用户接收接口,数据案度可以是易位或16位,其中,8位接口主要针对标准的以太网应用,它利用一个125MHz的时钟产生1Gbps的数据率;当使用16位宽时,可以在不提高时钟频率的条件下将用户接口的数据率提高到2Gbps。原创 2024-05-11 07:45:41 · 696 阅读 · 1 评论