
FPGA调试记录
文章平均质量分 80
icysmile131
这个作者很懒,什么都没留下…
展开
-
Vivado License Manage 删除过期的license
设置了XILINXD_LICENSE_FILE和LM_LICENSE_FILE到新的*.lic文件位置但是在“View License Status”中依然有过期IP标红,最后直接进入C:\Users\dell\AppData\Roaming\XilinxLicense(这个是当前软件所有已经copy过的license)删除过期IP对应的*.lic文件,“View License Status”过期IP标红IP消失,重新编译生成bit文件成功。转载 2025-04-29 10:31:33 · 80 阅读 · 2 评论 -
增加vivado标准IP核(以Uart16550为例)的输出信号
本文详细介绍了如何增加标准vivado IP核的输入输出引脚,并以uart16550 IP核为例,记录了增加RS485发送使能信号的详细过程。原创 2025-01-02 10:34:41 · 965 阅读 · 1 评论 -
quartus编译时出现的几个警告
quartus编译时出现的几个警告及解决方案原创 2024-09-05 13:37:45 · 1105 阅读 · 0 评论 -
基于16通道AD采集(CL1616和AD7616)的FPGA设计简介
Cl1616是一款 16 位 DAS,支持对 16 个通道进行双路同步采样。 AD7616与CL1616软硬件兼容。在本设计中,CL1616使用并行接口,工作在硬件模式,选择模拟输入范围为±10 V,采用Block设计,并封装一个自定义IP核(用于配置软件写入启动A原创 2024-07-05 16:20:52 · 2360 阅读 · 3 评论 -
24位DAC转换的FPGA设计及将其封装成自定义IP核的方法
在vivado设计中,为了方便的使用Block Desgin进行设计,可以使用vivado软件把自己编写的代码封装成IP核,封装后的IP核和原来的代码具有相同的功能。本文以实现24位DA转换(含并串转换,使用的数模转换器为CL4660)为例,介绍VIVADO封装IP核的方法及调用方法,以及DAC转换的详细FPGA设计过程,并提供其已验证过的详细代码(使用Verilog语言)。原创 2024-07-03 18:10:25 · 1842 阅读 · 1 评论