[米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-18 PL AXI-GPIO实验

最新推荐文章于 2024-10-27 20:19:47 发布
最新推荐文章于 2024-10-27 20:19:47 发布
阅读量1k 收藏 21
点赞数 34
分类专栏： # H3_7100_SDK基础入门方案 文章标签： fpga开发 verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jinry001/article/details/142392447
版权

软件版本：VIVADO2021.1

操作系统：WIN10 64bit

硬件平台：适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA

实验平台：米联客-MLK-H3-CZ08-7100开发板

板卡获取平台：https://milianke.tmall.com/

登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑！

目录

1概述

2系统框图

3AXI-GPIO IP概述

3.1特性

3.2寄存器说明

1:数据寄存器GPIOx_DATA

2:三态寄存器GPIOx_TRI

3:全局中断使能寄存器(GIER)

4:IP-CORE中断使能寄存器(IPIER)

5:IP状态寄存器(IPISR)

4硬件电路分析

5搭建SOC系统工程

5.1SOC系统工程

1:中断设置

2:设置GP Master接口

3:设置复位输出

4:设置PL时钟

5:AXI-GPIO

5.2设置AXI外设地址分配

5.3编译并导出平台文件

6搭建Vitis-sdk工程

6.1创建SDK Platform工程

6.2创建APP工程

7程序分析

7.1axi_gpio_test.c测试程序

7.2axi_gpio_intr.c程序

8方案演示

8.1硬件准备

8.2实验结果

1概述

本文介绍VIVADO自带IP AXI-GPIO扩展PS IO的使用。我们在前面的文章中通过EMIO实现过扩展PS的IO，通过EMIO的方式实际上IO控制器还是用PS的。那么AXI-GPIO更多是使用FPGA资源实现的IO的扩展。并且很多应用中，我们会把AXI-GPIO的控制信号用于FPGA内部逻辑和PS之间的数据交互，比如通过AXI-GPIO输出复位信号，或者通过AXI-GPIO的输入中断，扩展出更多中断。

在本文的demo中，我们将实现通过AXI-GPIO扩展2个IO实现LED驱动，以及2个IO实现按键输入，并且通过按键输入产生2个GPIO中断。

本文实验目的：

1:通过阅读pg144-axi-gpio.pdf熟悉AXI-GPIO的硬件资源(配套工程的soc_prj/06_doc路径)

2:通过VIVADO搭建AXI-GPIO的SOC工程,通过按键模拟输入、LED模拟输出

3:使用VITIS-SDK编写AXI-GPIO测试程序，完成GPIO输入、输入中断、输出测试

2系统框图

3AXI-GPIO IP概述

AXI-GPIO IP通过AXI-Lite-slave连接到PS。具体2个通道，每个通道32个GPIO。在IP里面可以固定配置为输入或者输出，也可以通过软件控制寄存器配置为输入或者输出。并且支持中断输入，AXI-GPIO的构架如下图所示。

3.1特性

-支持axis4 - lite接口规范

-支持可配置的单或双GPIO通道

-支持GPIO引脚1 ~ 32位的通道宽度配置

-支持动态规划每个GPIO位作为输入或输出

-支持每个通道的单独配置

-支持所有寄存器的每个位的独立重置值

-支持可选的中断请求生成

3.2寄存器说明

1:数据寄存器GPIOx_DATA

有两个GPIO数据寄存器(GPIO_DATA和GPIO2_DATA)，每个通道对应一个。通道1数据寄存器(GPIO_DATA)始终存在;通道2数据寄存器(GPIO2_DATA)只有当IP配置为双通道(Enable dual channel = 1)时才存在。

2:三态寄存器GPIOx_TRI

有两个AXI GPIO 3-state控制寄存器(GPIO_TRI和GPIO2_TRI)，每个通道对应一个。通道2 3状态控制寄存器(GPIO2_TRI)只有在IP配置为双通道使能双通道= 1时才存在。

3:全局中断使能寄存器(GIER)

设置31bit位为1使能中断。

4:IP-CORE中断使能寄存器(IPIER)

5:IP状态寄存器(IPISR)

4硬件电路分析

这里使用按键输入BTN3和BTN4,配套工程的FPGA PIN脚定义路径为soc_prj/uisrc/04_pin/ fpga_pin.xdc。

5搭建SOC系统工程

详细的搭建过程这里不再重复，对于初学读者如果还不清楚如何创建SOC工程的，请学习“01Vitis Soc开发入门”这篇文章。

5.1SOC系统工程

1:中断设置

2:设置GP Master接口

3:设置复位输出

4:设置PL时钟

5:AXI-GPIO

输出输出各设置2bit,支持中断

5.2设置AXI外设地址分配

从本节课开始，只要添加的AXI总线外设都要正确分配地址

5.3编译并导出平台文件

以下步骤简写，有不清楚的看第一篇文章。

1:单击Block文件à右键àGenerate the Output ProductsàGlobalàGenerate。

2:单击Block文件à右键à Create a HDL wrapper(生成HDL顶层文件)àLet vivado manager wrapper and auto-update(自动更新)。

3:添加配套工程路径下uisrc/04_pin/fpga_pin.xdc约束文件

4:生成Bit文件。

5:导出到硬件: FileàExport HardwareàInclude bitstream

6:导出完成后，对应工程路径的soc_hw路径下有硬件平台文件：system_wrapper.xsa的文件。根据硬件平台文件system_wrapper.xsa来创建需要Platform平台。

6搭建Vitis-sdk工程

创建soc_base sdk platform和APP工程的过程不再重复，如果不清楚请参考本章节第一个demo。 

6.1创建SDK Platform工程

右击soc_base编译，编译的时间可能会有点长

6.2创建APP工程

7程序分析

在前面文章文章中，我们已经使用过PS的中断，比如GPIO中断、定时器中断、看门狗中断、I2C中断等等。其中关于sys_intr.c中的函数都做了详细介绍。所以本文开始不再介绍sys_intr.c中的函数。

7.1axi_gpio_test.c测试程序

#include "sys_intr.h"
#include "axi_gpio_intr.h"
#include "sleep.h"

void init_intr_sys(void)
{

	Gpiopl_init(&Gpio, AXI_GPIO_DEV_ID);//初始化GPIO

	Init_Intr_System(&Intc); //初始化系统中断

	Gpiopl_Setup_Intr_System(&Intc, &Gpio, GPIO_INTR_ID); //设置GPIO中断

	Setup_Intr_Exception(&Intc);
}

int main(void)
{
	init_intr_sys();

	while(1)
	{
		if(gpio_intr_flag) //判断中断是否发生，当中断发生后，读取中断，并且打印产生中断的按键号
		{
			gpio_intr_flag = 0; //清除中断标志
			XGpio_DiscreteWrite(&Gpio,2,gpio_val); //用按键的输入去点亮LED
			printf("SW=%d int\n\r", gpio_val);
		}

	}
	return XST_SUCCESS;
}

7.2axi_gpio_intr.c程序

#include "axi_gpio_intr.h"

volatile u32 gpio_intr_flag;
volatile u32 gpio_val;

//中断回调函数
void GpioplIntrHandler(void *Callback)
{
	XGpio *GpioPtr = (XGpio *)Callback;
	u32 IrqStatus;

	IrqStatus = XGpio_InterruptGetStatus(GpioPtr); //获取中断状态

	if((IrqStatus & 0x01) == 0x01)
	{
		gpio_val = XGpio_DiscreteRead(GpioPtr, 1); //GPIO中断需要读按键状态知道哪一个按键产生了中断
		gpio_intr_flag = 1; //设置中断标志
	}

	XGpio_InterruptClear(GpioPtr, IrqStatus); //清除中断

}

//设置中断
void Gpiopl_Setup_Intr_System(XScuGic *GicInstancePtr, XGpio *InstancePtr, u16 IntrId)
{
        XScuGic_Connect(GicInstancePtr, IntrId, //设置中断回调函数
                        (Xil_ExceptionHandler)GpioplIntrHandler,
                        (void *)InstancePtr);

        XScuGic_Enable(GicInstancePtr, IntrId);//使能中断号指定的中断

    	XGpio_InterruptEnable(InstancePtr, 0x01);//使能中断

    	XGpio_InterruptGlobalEnable(InstancePtr); //使能全局中断

 }

int Gpiopl_init(XGpio *InstancePtr, u32 DeviceId)
{

	int Status;
	/* Initialize AXI GPIO */
	Status = XGpio_Initialize(InstancePtr, DeviceId);
	if (Status != XST_SUCCESS) {
		xil_printf("AXI GPIO config failed!\r\n");
		return XST_FAILURE;
	}

	XGpio_SetDataDirection(InstancePtr, 1, 0x3);//设置GPIO通道1用于输入

	XGpio_SetDataDirection(InstancePtr, 2, 0x0); //设置GPIO通道2用于输出


    return 1;
}

在初始化函数中，设置channel1 的2个IO为输入，channel2 的2个IO为输出

在Gpiopl_Setup_Intr_System(XScuGic *GicInstancePtr, XGpio *InstancePtr, u16 IntrId)函数中主要是对，AXI-GPIO的全局中断使能寄存器GIER和IPIER中断使能寄存器进行设置

当GPIO的电平状态发生改变就会触发中断，回调函数中，首先读取AXI-GPIO的状态寄存器，然后判断是否是channel1产生的中断。之后读取GPIO的按键输入状态，设置中断触发变量为1。最后清除中断。

8方案演示

8.1硬件准备

本实验需要用到 JTAG 下载器、USB 转串口外设，另外需要把核心板上的 2P 模式开关设置到 JTAG 模式，即 ON ON(注意新版本的 MLK_H3_CZ08-7100-MZ7100FC)，支持 JTAG 模式，对于老版本的核心板，JTAG 调试的时候 一定要拔掉 TF 卡，并且设置模式开关为 OFF OFF)

8.2实验结果

除了通过串口观察按键中断的结果，而且可以通过LED观察。每次按下按键产生一个中断，每次松开按键也会产生一个中断。总之，只要按键的状态发生改变就会产生中断。

米联客(milianke)
关注
专栏目录
axi-uart-demo.rar_AXI vivado_SDK AXI_axi 串口_axi-uartlite_axi_ua
07-15
AXI UART Demo是一款基于Xilinx FPGA的串行通信示例设计，主要利用了AXI UARTlite IP核。这个设计展示了如何在Vivado工具链下，结合硬件描述语言（如VHDL或Verilog）和Software Development Kit (SDK)来实现AXI接口...
Vivado软核microblaze用gpio控制led（详细）
热门推荐
qq_38503910的博客
11-15 1万+
Vivado软核microblaze用gpio控制led 软件版本：vivado2017.2 芯片型号：xc7a35tcsg325-2 AXI通用输入/输出（GPIO）核心提供了一般性AXI的目的输入/输出接口。 优点：操作简便 缺点：速度慢 然后介绍下AXI GPIO(2.0)这个IP。在下面我们也用到了这个IP。 特点：1.支持AXI_lite 接口规格。       2.支持单/双通道...
zynq文档阅读pg144-axi-gpio之AXI GPIO IP核
Never Give Up
03-21 2761
在pg144-axi-gpio(LogiCORE IP Product Guide)中可以看见AXI GPIO提供通用输入输出接口到AXI接口，32位软核，设计与AXI4-Lite接口进行连接。IOP中GPIO是硬核，芯片中已经实现的硬件电路，AXI GPIO是在PL端用逻辑实现的软核。在ug585的1.4.2 PS-PL interfaces中介绍了两种接口，功能接口和配置接口。AXI互联属于功能接口，功能接口又分AXI_ACP，AXI_HP和AXI_GP。在框图中均可以看见，实现了PL和PS间数据传输.
手把手教你在FPGA上搭建一个Cortex-M3软核
strongerHuang
08-22 4438
关注+星标公众号，不错过精彩内容转自 |电子电路开发学习本文将手把手教你如何基于ARM DesignStart计划，在FPGA上搭建一个Cortex-M3软核处理器。以Xilinx Artix-7™系列FPGA为例，介绍如何定制一颗ARM Cortex-M3 SoC软核，并添加GPIO和UART外设，使用Keil MDK环境开发应用程序，Jlink下载、调试ARM程序，最终的实现效果是LED闪烁...
如何在 Zynq MPSoC上实现Linux UIO 设计
爱她就要努力
08-24 2277
Testing UIO with Interrupt on Zynq Ultrascale http://www.wiki.xilinx.com/Testing+UIO+with+Interrupt+on+Zynq+Ultrascale 如何在 Zynq MPSoC上实现Linux UIO 设计 https://forums.xilinx.com/t5/Xilinx-%E7%83%AD%E9...
尝试与理解vivado下的zynq7使用流程（通过）Vivado+Zedboard之流水灯例程
iatkotw1998的博客
12-10 6609
第一部分：前言 因为刚拿到zedboard这块板子，所以一直在尝试先跑上一个例程。这篇博客https://blog.csdn.net/weixin_42639919/article/details/81130581的整个流程相当详细，而且在vivado2018.2上尝试后确实是可以正常运行的。但有几个点想补充一下，也是在尝试的过程中碰到的问题。 第二部分：尝试 2.1 vivado2018在...
axi4_AXI4_LITE_axi4_AXI4-AXI4_LITE_
10-01
AXI4（Advanced eXtensible Interface 4）是一种高性能的接口规范，广泛应用于FPGA和ASIC设计中，用于在处理器、存储器和其他系统组件之间传输数据。它提供了多种通道，包括数据（Write Data和Read Data）、地址...
ds768_axi_interconnect.rar_AXI_axi-interconnect_axi_interconnect
07-14
XILINX FPGA AXI总线互联IP datasheet， 用该IP可构建高速片上系统。内容包括了IP配置的说明等
Xilinx_AXI_Xilinx_AXI-4verilog_
09-30
标题中的“Xilinx AXI-4 verilog”表明这是一个使用Verilog硬件描述语言实现的AXI-4协议的示例代码库。Verilog是一种广泛应用的硬件描述语言，用于描述数字逻辑系统的结构和行为。 描述中提到的“xilinx官网axi-4...
FPGA采集adc，IP核用法，AD驱动（上半部分）
JNTeresa的博客
10-16 1149
对于一块ROM储存空间：我将我的正弦波一个周期给存进去，输入我的地址，它输出我的当前地址对应的值，改变我的地址，输出我对应的值，地址不断的这样去反复的累加，输出的值就会是一个正弦的波形。实现：当串口发送一个特定值的时候，我的DAC的输出就是我的ADC的输入，就是我将我采集到的输出出去，否则的话就是如果发送的不是特定的值，或者是没有发送值，我的DAC就会输出一个正弦波。前面这段时间输出的时钟还没有到稳定状态，所以锁是拉低的，当锁拉高时,说明我们后面的时钟输出是一个稳定状态的，后面的时钟是一定可以用的。
hdlbits系列verilog解答（DFFR-带同步复位D触发器）-82
最新发布
zuoph的博客
10-27 62
hdlbits系列verilog解答（DFFR-带同步复位D触发器）-82
【IC每日一题】
li_kin的博客
10-25 978
组合逻辑、时序逻辑、竞争冒险、计数器
vivado 接口带宽验证
cckkppll的博客
10-21 415
vivado 接口带宽验证
Verilog 0x01 基础
CH0ico's Blog
10-24 1096
例如在 always 块中，寄存器可能被综合成边沿触发器，在组合逻辑中可能被综合成 wire 型变量。逻辑运算只对逻辑值进行运算，其结果为1位：“1”代表逻辑真，“0”代表逻辑假。对于向量类型信号，则将信号的取值作为整体看待，对于非零值作为逻辑真处理，对每位均为0的数作为逻辑假处理。此例中，integer 信号 j 作为辅助信号，将 data1 的数据依次赋值给数组 byte1。线网型还有其他数据类型，包括 wand，wor，wri，triand，trior，trireg 等。
FPGA实现图像处理算法的创新点
QQ_778132974的博客
10-24 1266
以下是FPGA（现场可编程门阵列）实现图像处理算法的一些创新点：大规模并行运算可定制的并行架构
AMD XILINX 20nm器件价格上调25%
HIZYUAN的博客
10-24 544
AMD(XILINX) FPGA 20nm系列器件预计将涨价25%, 涨价将从2025年第一季度开始。
基于KU115+ZU19EG+C6678 的高性能6U VPX 载板
FPGA_ADDA的博客
10-21 941
基于 KU115+ZU19EG+C6678 的高性能6U VPX 载板
米联客2020版FPGA数据缓存解决方案(PL-AXI-FDMA)
"3-1_02米联客2020版FPGA数据缓存方案(PL-AXI-FDMA)"，该资源由常州一二三/溧阳米联电子科技有限公司米联客（MILIANKE）提供，主要讨论的是针对ZYNQ MPSOC FPGA的数据缓存解决方案，特别是通过PL-AXI-FDMA的方式。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值