gvim创建菜单、创建快捷键、实现emacs verilog-mode三种常见命令

本文探讨了如何使用Verilog的dummymodule(stubmodule)进行高级定制,包括使用autotieoff避免意外的tie0信号,通过自定义关键词如`your_prefix_`筛选端口,以及autowire、autoinst和autotemplate的组合应用。阅读以掌握有效模块设计技巧。

在这里插入图片描述
在这里插入图片描述

附录:

  • dummy module(或者说stub module),使用/*autotieoff*/,可以自动输出tie0
  • 信号穿层次,直接/*autooutput*//*autoinput*/,会定义不期望的端口名称。利用自定义关键词过滤方式,可以主动筛选需要的端口名称,比如your_prefix开头的名称。/*autoinput("^your_prefix_")*/
  • 常用的还有/*autowire*/,/*autoinst*/配合/*autotemplate*/方法。具体查询verilog-mode官方help文档。

关联网址:emacs verilog-mode方式实现verilog实例化集成

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值