Cadence Genus 常用命令汇集

注意：genus工具有其综合的层次结构，目的是针对综合的；虽然与verilog的实例层次结构类似，但其实有很大不同。
下述文中说的层次结构，特指genus工具特有的层次结构；而非verilog实例层次结构。
另外，结合genus -gui的界面操作，可以更快更直观的理解命令的意义。

提高：综合过程，会有设计数据和综合数据产生。利用这些数据，可以编写genus tcl脚本，实现很多特别的应用脚本。tcl脚本语法简单，重点是要熟悉很多genus专有命令。

PS:
1. verilog仿真，由仿真器，比如ncverilog，其有脚本，语法是tcl，命令可以提取设计相关的数据。从而实现脚本开发。
2. 综合。genus或者dc，都有脚本，可以提取综合相关的数据。

所以，IC的脚本开发，还是有很多搞头的。

根据关键词，找到层次结构

get_cells -hierarchical *l2_dataram*
或者
find / -instance *l2_dataram*这个应该更常用。另外注意，层次分隔符/不能用*表示。
find /designs/TopInst/instances_hier/SubInst -instance *l2_dataram*在某个层次结构下，查找。

根据实例名称，找出所有pin脚位置

get_pins -of_objects [get_cells -hierarchical *l2_dataram*]

根据实例名称，找出指定名称的pin脚位置

get_pins -of_objects [get_cells -hierarchical *l2_dataram*] -filter "lib_pin_name =~ Q*"

根据实例名称，找出其调用module

get_references [get_cells -hierarchical *l2_dataram*]

根据module名称，找出对应的层次结构

get_cells -hierarchical -filter "ref_name=~ *ModuleName*"

保存genus工具运行的session

适合关闭综合步骤后，能快速返回之前的综合环境里。
适合debug或者report；比如综合结束后，想report更多信息，如果没有保存session，那么就得重新综合。

get_attribute

set_attribute

综合的name rule，加前缀和后缀。可解决命名唯一化的问题。

change_name -subdesign -prefix ${TOP_MODULE}_ -suffix _0

report timing只能report WNS；report qor可以report WNS/TNS等。

WNS: WorstNegativeSlack。
TNS: TotalNegativeSlack。

report qor