ZYNQ+Vivado2015.2系列（十二）按键中断（PL中断请求）

最新推荐文章于 2022-08-17 09:24:56 发布
最新推荐文章于 2022-08-17 09:24:56 发布
阅读量1w 收藏 54
点赞数 7
CC 4.0 BY-SA版权
分类专栏： ZYNQ
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u014485485/article/details/79059095
本文详细介绍了如何在ZYNQ+Vivado2015.2环境中实现按键中断请求，通过硬件设计与软件配置，连接PL和PS，利用中断控制器GIC进行中断管理。ZYNQ中断分为软件、私有外设和共享外设中断，硬件部分通过非门和多路复用器IP实现中断信号合并，软件部分涉及中断触发方式配置和中断处理函数注册。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

PS和PL之间的交互，怎么都逃不过中断，稍微大型的数字系统，PS和PL之间配合使用就需要中断作为桥梁。本文通过按键发起中断请求尝试学习PL请求中断的处理机制。

板子用的是zc702。

ZYNQ是中断类系统框图：


由上图可知，zynq的中断分为三种：

1.软件中断（SGI，Software generatedinterrupts，中断号0-15）（16–26 reserved） :被路由到一个或者两个CPU上，通过写ICDSGIR寄存器产生SGI.

2.私有外设中断（PPI，private peripheralinterrupts ，中断号27-31）:每个CPU都有一组PPI，包括全局定时器、私有看门狗定时器、私有定时器和来自PL的FIQ/IRQ.

3.共享外设中断（SPI，shared peripheralinterrupts，中断号32-95）:由PS和PL上的各种I/O控制器和存储器控制器产生，这些中断信号被路由到相应的CPU. 


中断控制器（GIC，generic interrupt controller ）：用于集中管理从PS和PL产生的中断信号的资源集合。控制器可以使能、关使能、屏蔽中断源和改变中断源的优先级，并且会将中断送到对应的CPU中，CPU

最低0.47元/天 解锁文章

200万优质内容无限畅学
深入解析ZYNQ PL触发PS中断：从原理到创新实践
QQ_778132974的博客
06-20 73
通过本文，您不仅学会了ZYNQ PL-PS中断的基础实现，更掌握了动态优先级调整中断负载均衡等创新技术。响应延迟降低40%以上系统吞吐量提升2-3倍功耗降低30%支持更复杂的实时应用硬件是身体的骨骼，软件是流动的血液，而中断则是连接二者的神经系统。只有精确控制每一条神经冲动，才能构建真正智能的嵌入式系统。拓展思考如何将AI决策引入中断调度？能否实现跨芯片中断同步？量子计算对中断架构的挑战？
ZYNQ PL 中断请求
最新发布
baidu_34971492的博客
11-27 1327
个快速中断（PPI），即 IRQF2P[19:16]；16 个共享中断（SPI），即 IRQF2P[7:0]、IRQF2P[15:8]。查询下面表格，可以看到 PL 到 PS 部分一共有 20 个中断可以使用。可以看到部分 PL 到 PS 部分的中断，经过中断控制分配器（ICD），共享中断就是 PL 的中断可以发送给 PS 处理。上图中，黄色区域是 16 个 PL 的中断，它们可。ZYNQ 共有两个 CPU，每个 CPU 具备各自的 16 个软件中断。这 16 个中断可以任意定义。
ZYNQ+Vivado2015.2系列（十四）按键中断控制LED亮灭
ChuanjieZhu
01-15 4358
前面我们介绍了按键中断，其实我们稍作修改就可以用按键控制LED了。做个小实验，两个按键分别控制两个led亮灭。 板子：zc702。 硬件部分 添加zynq核： 勾选串口用于打印信息，勾选EMIO，我们控制两个led，所以需要2bit PL 到PS的中断勾选上： PL时钟什么的都用不到，我们用的按键不需要时钟，EMIO属于PS。 再添加一个concat IP用于
S02_CH07_ ZYNQ PL中断请求
weixin_30507269的博客
02-27 681
S02_CH07_ ZYNQ PL中断请求 7.1 ZYNQ 中断介绍 7.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1 和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。剩余的16个是本章中涉及了，可以任意定义。如下表所示。 7.1.2 ZYNQ CPU软件中断 (SGI...
第十三章 ZYNQ-MIZ702 PL中断请求
weixin_30787531的博客
09-25 807
本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。 在PL端通过按键产生中断，PS接受到之后点亮相应的LED. 本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 13.0本章难度系数★★☆☆☆☆☆ 13.1 ZYNQ 中断介绍 13.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中...
Zynq中 PS接收PL中断
热门推荐
我的梦
06-13 1万+
参考： https://blog.csdn.net/RZJMPB/article/details/50736918 https://www.cnblogs.com/milinker/p/5906004.html http://www.osrc.cn/forum.php?mod=viewthread&tid=1255 http://www.osrc.cn/for...
Xilinx ZYNQ 7000+Vivado2015.2系列（三）之HelloWorld实验（最小系统）（纯PS）
ChuanjieZhu
09-26 9296
前言： 使用的板子是zc702。用Vivado的IP核搭建最小系统，包括ARM核（CPU xc7z020），DDR3（4×256M），一个UART串口（Mini USB转串口），纯PS，通过串口打印出HelloWorld，工程虽小，五脏俱全，算是一种朝圣。配置要和板子对应，大家注意修改。 操作步骤： 硬件部分 1. 新建Vivado工程。选择芯片型号xc7z020clg484_1或者点击B
ZYNQ+Vivado2015.2系列（七）软硬件联合Debug观察AXI总线读、写时各信号的时序
ChuanjieZhu
12-10 5011
前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。具体做法是创建一个加法器模块，在Vivado里将AXI总线添加debug，在SDK端通过debug方式依次写入两个加数，由PL计算出和，我们读出这个
zynq linux 私有定时器,ZYNQ+Vivado2015.2系列（十三）私有定时器中断
weixin_34336068的博客
05-15 593
私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。CPU的私有中断(PPI)，5个：全局定时器， 私有看门狗定时器， 私有定时器以及来自 PL 的 FIQ/IRQ。 它们的触发类型都是固定不变的， 并且来自 PL 的快速中断信号 FIQ 和中断信号 IRQ 反向， 然后送到中断控制器因此尽管在ICDICFR1 寄存器内反映的他们...
ZYNQ+Vivado2015.2系列（十三）私有定时器中断
ChuanjieZhu
01-15 3776
私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。 CPU的私有中断(PPI)，5个：全局定时器， 私有看门狗定时器， 私有定时器以及来自 PL 的 FIQ/IRQ。 它们的触发类型都是固定不变的， 并且来自 PL 的快速中断信号 FIQ 和中断信号 IRQ 反向， 然后送到中断控制器因此尽管在ICDICFR
Zynq PL端中断实验
qq_40268672的博客
08-17 2047
在PL端设计两个IP核，具有中断功能。在PS端调用这两个IP核，IP核1计算完成后，如果其调用次数小于10，则继续调用，否则结束运行，IP核2每次计算完成后，如果其调用次数小于5，则继续调用，否则结束运行。...
ZYNQ PL-PS中断
北京菜刀
11-09 4471
硬件：Xilinx Zynq-7000 SoC ZC706 版本:vivado2015.4 目的：PL触发中断，PS做中断处理 PL部分 添加两个中断源，一个普通中断，一个FIQ中断，对应中断号为61和28 连接图 约束 set_property PACKAGE_PIN AK25 [get_ports {SW1[0]}] set_property IOSTANDARD L...
ZYNQ开发之PL-PS中断
Leo_9824的博客
06-22 6755
1、说明 \qquad本文叙述了ZYNQ芯片中断相关内容，并且例举了PL-PS中断实例。参考文献ug585. 2、系统中断架构 \qquad每个CPU都有一组私有外围中断(PPIs)，通过使用banked register进行私有访问。PPIs包括全局定时器、私有看门狗定时器、私有定时器和来自PL的FIQ/IRQ。 \qquad软件产生的中断(SGIs)被路由到一个或两个cpu。SGIs是通过写入通用中断控制器(GIC)中的寄存器来生成的。 \qquad共享外围中断(SPI)由PS和PL中的各种I/O和内存
ZYNQ(七）PL端的中断请求
buzhiquxiang的博客
12-18 2029
ZYNQ的中断框图：
Zynq3-PL端中断请求
weixin_39813867的博客
10-30 801
1、参考    米联客的PL端中断请求。主要是为了更直接的感受中断过程和SDK中中断处理函数。 2、搭建工程    生成zynq，自动连线，选中中断，普通中断，如下图所示： 然后添加GPIO0，允许中断，设置为input 位宽为1，然后添加GPIO1,设置为output ,位宽为4。需要注意的是，如果一切都按照默认的来，GPIO0和GPIO1会变成6bit，需要清除board配置，如下图所...
ZYNQ笔记（4）：PL触发中断
djue7752的博客
07-23 1801
一、ZYNQ中断框图 PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1 和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。剩余的16个是本章中涉及了，可以任意定义。如下表所示。 二、ZYNQ中断分类 1.软件中断（SGI） 　　ZYNQ 2 个 CPU 都具备各自 16 个软件中断。通过 ...
ZYNQ PL触发PS中断函数
wangjie36的博客
04-24 9100
部分 PL 到 PS 部分的中断，经过中断控制分配器（ICD），同时进入CPU1和CPU0。查询下面表格，可以看到PL到PS部分一共有20个中断可以使用。4 个快速中断(PPI)，即IRQF2P[19:16]； 16个共享中断(SPI),即 IRQF2P[7:0],IRQF2P[15:8]，16个中断可以任意定义。 中断一共三种类型：软件中断，私有中断和共享外设中断。 前面的定义中找到 INT_TYPE_MASK 的值#define INT_TYPE_MASK 0x03。
ZYNQ_使用PL-PS的中断
嘿嘿の博客
03-04 4147
简介 本文主要讲解一些关于PL-PS的中断信号需要注意的事项，在vivado中许多的IP核都带有中断输出信号比如： 1）AXI_UartLIte 这是一个小数据量的串口IP核，图中interrupt接口就是输出中断信号的接口。 2）AXI_IIC这是一个IICIP核，图中iic2intc_irpt就是中断输出信号的接口。 注意事项 1）有如此多的中断信号但是在ZYNQ的板子上确只有一个中断接受的接口（图中红框），如何连接？ 这就需要使用另外一个IP核（concat），该IP核可以将并行信号转换为串行信
ZYNQ 用PL按键通过中断控制PS端LED亮灭
RyanLee90的博客
05-11 2567
关键词：AXI-GPIO；中断；PL按键；PS端LED 实现功能：PL端五个按键，可以触发中断，改变LED灯的亮灭状态 开发板：zedboard vivado硬件连接如图： AXI Interconnect：实际是一个开关，管理和只会axi接口之间的通信（包括一对一、一对多、多对一、多对多） processing_system7_0：为整个处理器系统提供复位信号 axi_gpio：软核GPIO，即由FPGA搭建，而不是硬件出厂配置好的 配置： axi_gpio：位宽1；...
Ubuntu系统下Vivado 2015.4授权文件下载
Vivado是Xilinx公司推出的用于设计FPGA和SoC的软件套件，而Vivado 2015.4版是该系列中被广泛使用的版本，特别是在处理Zynq系列FPGA和SoC设计时，因为它提供了相当稳定和高效的开发环境。Ubuntu作为一款广泛使用的...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值