link library 、target library、symbol library、synthetic library对照分析-基础小知识（九）

最新推荐文章于 2024-11-16 09:49:54 发布

Paul安

最新推荐文章于 2024-11-16 09:49:54 发布

阅读量1.1w

点赞数 11

分类专栏：基础小知识文章标签： Design Compiler link_library target_library symbol_library synthetic_lib

本文链接：https://blog.csdn.net/uiojhi/article/details/113575422

版权

基础小知识专栏收录该内容

12 篇文章

订阅专栏

本文详细介绍了DC应用过程中的各类库，包括symbollibrary、syntheticlibrary、targetlibrary和linklibrary的概念及其作用，并解答了一些常见疑问。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

DC 应用过程中涉及link library 、target library、symbol library、synthetic library，简单总结如下。

1.1 概念介绍

在tcl脚本中，认为source 就是一段可以展开的“宏”
Symbol library
　　Symbol library 提供 Design Vision GUI 中设计实现的图形符号，如果使用脚本模式而不使用 GUI,此库可不指定 Symbol library
Synthetic library
　　即为 Designware library ,名字上翻译是综合库，但却常称之为IP库，而不是直译。特殊的 Designware library 是需要授权的（比如使用多级流水线的乘法器），默认的标准 Designware 由 DC 软件商提供，无需指定。
　　dw_foundation.sldb 是Synopsys提供的名为Design Ware的综合库，它包含了基本的算术运算逻辑、控制逻辑、可综合存储器等IP，在综合是调用这些IP有助于提高电路性能和减少综合时间。
targe_library
　一般就是std cell db；放的是标准单元工艺库；是综合目的库，存放的是需要映射的逻辑单元。一般为standard cell library & io cell library 的type；是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表。
link_library
　link_library是链接库，它是DC在解释综合后网表时用来参考的库。一般情况下，它和目标库相同；当使用综合库时，需要将该综合库加入链接库列表中。
　设置时，需要加“*”，表示内存中的所有库。

所有用到的库都要放到link_library，因为DC自动到那里去找。　
所以对于synopsys DC来说，synthetic library一般只有：dw_foundation.sldb.
link library有：cell library, memory cell library, Hard Macro library (PLL, PHY等)，和 dw_foundation.sldb.
target library有：cell library, memory cell library, Hard Macro library (PLL, PHY等).

1.2 疑问解析

[求助] DC综合 synthetic_library 是不是必须的？
synthetic library又称designware library，是synopsys提供用于生成GETCH网表和top level optimization阶段的库。它包括一个basic库和一个fundation库。DC一般都会自带basic库，fundation需要额外的license。DC在run的时候会自动加载dw lib，所以脚本不加也没什么问题。

FPGA使用DW 文件如何综合实现？
可先将DW文件通过DC translate成基本单元库cell的.v文件。

使用第三方的IP是Gtech网标，Synplify 综合Gtech 网表文
件时报错：没有定义网表内例化的单元。把第三方IP提供的
Gtech_lib.v 库吃进去后，报无法综合 primitive 。
	 原因：Synplify里面自带了gtech和dw_verilog库，需要自
 己加入到那个库的路径里面去
 通过在Synplify安装目录下找到lib的文件夹里搜索 “grep –r 
 –color “gtech” ./ ” 找到下面有一个叫“gtech.v”的文件夹，控
 制器里的例化单元名模块名，在里面能找到对应相同名字的
 module，且里面写的是可综合的RTL代码。然后在吃RTL
 的filelist里添加这个gtech.v，就解决了。