集成电路设计-读书笔记（一）

集成电路的测试与封装

批量加工完成的芯片通常以晶圆的形式从制造厂获得，而MPW方式实现的芯片则以裸片，即没有载体的形式获得。这时的裸片还可能是宏芯片，即一片方块形晶片包含多种不同功能的芯片，可以进一步切割成多个裸片，接下来可以直接在晶圆上或在芯片上对电路功能及测试确定是否符合设计要求。成熟的芯片制造，可以直接将晶圆送到封装厂。

常见的几种封装载体

1. DIP：双列直插，DIP适合于在电路板上布孔永久焊接或通过插座插拔连接。（Dual-Inline Package）
2. PGA：针栅阵列，与 DIP同属于插入式封装，但引线数目大为提高。（Pin Grid Array）
3. SOP：小型封装，两边带翼型引线，适合于表面贴装。（Small- outline Package）
4. PLCC：塑封无引脚芯片载体。封装后的芯片可以压入一个适配的插座内，更换芯片时，芯片再通过施加压力而自动弹出。（plastic leafless chip carrier）
5. QFP：四方扁平封装，四边带翼型引线，I/O端子数比SOP多得多，同样适合于表面贴装。0.5mm引线间距200引线的QFP的封装尺寸为30mm×30mm。（Quad flat package）

集成电路的可测试性

在设计大规模数字电路时，从一开始就必须考虑测试的问题。测试的意义在于可以直观检查设计具体电路是否向设计者要求那样正确工作。可测试性的三个重要方面是：测试生成、测试验证、和测试设计。测试生成是指产生验证电路的一组测试码，又称为测试矢量；测试验证，是指一个给定测试集合的有效性，测度通常是通过故障模拟来估算；测试设计的目的，是为了提高前两种工作的效率。通过在逻辑和电路设计阶段考虑测试效率问题，加入适当的附加逻辑或电路，提高将来芯片的测试效率。
测试分为两种，基本形式分为完全测试和功能测试。完全测试是对芯片进行全部状态和功能的测试，要考虑集成电路所有的可能状态和功能，即使在将来的实际使用中，有些并不会出现；功能测试，就是只在集成电路设计之初所要求的运算功能或逻辑功能是否正确进行测试，完全测试是完备测试，功能测试是局部测试，在进行电路研制阶段应进行完全测试，后续生产阶段，采用功能测试以提高测试效率，降低测试成本。

可测试性设计历史

在逻辑设计之初就考虑测试的问题，将可测试设计作为逻辑设计的一部分加以设计和优化。基本原理：
6. 转变测试思想，将输入信号的枚举与排列的测试方法，转变为对电路各个节点的测试，及直接对电路硬件组成单元进行测试；
7. 降低测试的复杂性即将复杂的逻辑分块，使模块易与测试；
8. 采用附加逻辑和电路，使测试生成容易，改进其可控制性和可观察性覆盖全部的硬件节点；
9. 添加自检测模块使测试具有智能化和自动化。
内建自测试技术
在电路系统内部设计，一些附加的自动测试电路与电路系统本身集成在同一块芯片上，这种电路有两种工作模式，一种是自测试模式，另一种是正常工作模式，在正常工作模式下自测试电路被禁止。
隔离：目的是防止测试逻辑，对正常逻辑产生影响，这可以通过禁止结构实施。
控制：为了使测试逻辑有序的工作，完成规定的测试任务。
观察：有检出与比较逻辑组成，其作用是监视测试结果。

基本概念

行为级描述：在系统设计初期对整个系统的数学模型的描述，考虑的是系统的结构及其工作过程，能否达到系统设计规范的要求，特点是抽象程度高。
RTL描述：需要将抽象程度高的行为级描述，改写成可以综合的寄存器级描述，RTL描述寄存器之间的逻辑转换，RTL的功能类似于介于软件和硬件之间的一座桥梁，与工艺无关。

参考文档

【1】《集成电路设计》，王志功，电子工业出版社