VHDL学习——10位2进制全加器

采用行为描述

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity adder is port( a,b :in std_Logic_vector(9 downto 0); co :in std_logic_vector(9 downto 0); c1 :out std_logic; sum :out std_logic_vector(10 downto 0) ); end entity; architecture rtl of adder is signal a_temp :std_logic_vector(10 downto 0) :="00000000000"; signal b_temp :std_logic_vector(10 downto 0) :="00000000000"; signal sum_temp:std_logic_vector(10 downto 0):="00000000000"; begin -- process -- begin a_temp<='0'&a; b_temp<='0'&b; sum_temp<=a_temp+b_temp+co; sum<=sum_temp(10 downto 0); c1<=sum_temp(10); -- end process; end rtl;

1.进程必须由敏感信号的变化或 Wait 语句来启动，对没有敏感信号的process也能通过编译，生成的硬件电路如何工作？

2.Process 为一无限循环语句，它的返回是自动的。进程只有两种运行状态，即执行状态和等待状态。进程是否进入执行状态，取决于是否满足特定条件。如果满足条件，即进入执行状态，当遇到 END PROCESS 语句后即停止执行，自动返回到起始语句 PROCESS ，进入等待状态。

3.在结构体中不使用process语句（好像也是无限循环），想像成硬件好像是一直运行的，只要有输入

PS：以后找到答案，自己编辑上，欢迎各位指教