Zynq学习笔记
公孙璃
这个人很懒,什么都没有说。
展开
-
如何单独打开Xilinx SDK项目工程
URL:http://www.cnblogs.com/dragen/archive/2013/05/28/3103720.html对于一个ZYNQ的项目,我们在根目录下有如下文件:PROJECT.cache PROJECT.data PROJECT.sdk PROJECT.srcs PROJECT.ppr.PPR文件是PLANAHEAD的工程文件,在WINDOWS下面可以直接双转载 2013-12-10 11:38:33 · 3601 阅读 · 0 评论 -
Xilinx EDK下的MHS文件
URL: http://www.eefocus.com/JohnWoo/blog/12-04/246785_db665.html使用Xilinx EDK建立工程时有几个关键文件:system.xmp EDK工程的顶层工作为文件system.mhs EDK工程的系统硬件规范,包括系统的设备、对应参数以及接口连接,MHS文件项目的硬件基础。system.mss EDK工转载 2014-03-18 12:59:06 · 1670 阅读 · 0 评论 -
zynq中断入门
URL: http://blog.csdn.net/xzyiverson/article/details/20360161Zynq的PS是基于ARM架构,使用两个ARM Cortex A9处理器和GIC pl390中断控制器。系统中断框图如下:Interrupt Controller(中断控制器)框图如下:中断详细分为SGI(Software Gen转载 2014-03-19 13:20:04 · 2464 阅读 · 0 评论 -
zedboard--用户自定义IP核(pwm发生器)设计(二十)
URL:1:实验说明:对于Zedboard的用户自定义的IP核有两种可行的方案:一:通过EMIO交换数据(GPIO,SPI),这个其实就是将PL的IP核看作系统的外设,在数据交互性能和效率上都有很大的缺陷。(不常用)二:利用向导来制作满足AXI协议的IP核,向导自动生成总线相关的代码,做好地址译码逻辑,读写控制逻辑,并在用户工作区生成一些寄存器。我们写的PL逻辑通过转载 2014-04-08 16:00:53 · 1217 阅读 · 0 评论 -
【学习笔记】zedboard上freertos 按键中断
URL: http://blog.csdn.net/oxp7085915/article/details/17377655代码工作流程:在freertos系统中创建一个二值信号量,并且创建两个任务,任务A:循环输出helloworld,任务B:获取二值信号量,当获取到后设置LED灯亮或灯灭,如果没有获取到则挂起,直到获取到二值信号量。设置按键中断,并在按键中断程序中释放二值信号量。转载 2014-04-10 15:53:46 · 1261 阅读 · 1 评论 -
【再话Zedboard】如何在SDK中计算某段程序的执行时间
首先赞一下自动保存功能,今天在网页上写的,不小心关掉了,那个心疼啊,幸好有自动保存功能,成功恢复了! 废话不多说了,直奔主题吧。计算一段程序的执行时间主要是为了方便计算一些算法的效率,当然,如果能够计算出一段程序的执行时间,也就能够轻松编写出精确延时时间了。调试51单片机的时候,可以可以在Keil中设定断点,直观地计算出两个断点之间的程序运行时间,也可以利用反汇编代转载 2014-07-14 13:06:15 · 3979 阅读 · 2 评论 -
嵌入式操作系统FreeRTOS的原理与实现
URL: http://www.eefocus.com/sensorwireless/blog/08-03/144457_c9bd6.html摘要:FreeRTOS是一个源码公开的免费的嵌入式实时操作系统,通过研究其内核可以更好地理解嵌入式操作系统的实现原理.本文主要阐述FreeRTOS系统中的任务调度机制、时间管理机制、任务管理机制以及内存分配策略的实现原理,并指出FreeRTOS在应用中的转载 2014-07-16 10:06:20 · 858 阅读 · 0 评论 -
Zynq认识纠错
今天,陈老师为我讲解了zynq的结构概念,原创 2014-07-16 11:37:49 · 2412 阅读 · 0 评论 -
Xilkernel API函数介绍
URL: http://hi.baidu.com/firstm25/item/620a35f46d778714d7ff8cbaXilkernel是Xilinx公司提供的用于EDK系统的小型、模块化的操作系统,支持MicroBlaze、PowerPC405以及PowerPC440处理器。支持可移植操作系统接口(POSIX)。Xilkernel功能函数包括:线程管理、信号量、消息队列、共享内存转载 2014-06-24 11:14:18 · 1263 阅读 · 0 评论 -
一步一步学ZedBoard & Zynq(四):基于AXI Lite 总线的从设备IP设计
URL: 本小节通过使用XPS中的定制IP向导(ipwiz),为已经存在的ARM PS 系统添加用户自定IP(Custom IP ),了解AXI Lite IP基本结构,并掌握AXI Lite IP的定制方法,为后续编写复杂AXI IP打下基础。同时本小节IP定制方法同样适用于MicroBlaze处理系统。本小节定制的是简单LED的IP,只有一个数据寄存器,向其写值就可以控制8转载 2014-06-05 13:23:31 · 1655 阅读 · 0 评论 -
ZED-Board从入门到精通系列例程——全局定时器
URL: http://blog.csdn.net/kkk584520/article/details/10034679本文系ZED-Board从入门到精通(三):从传统ARM开发到PS开发的转变之后增加的PS例程。由于原文较长,在原帖后面添加例程会使阅读不便,于是单独开一帖。 实际项目中几乎离不开时间的测量。定时器是硬件系统运行状态的忠实记录者,它不受CPU直接干预,转载 2014-07-02 13:02:11 · 1608 阅读 · 1 评论 -
FREERTOS之任务调度vPortYield
URL: http://zyq5510806.blog.163.com/blog/static/122738986201282665122797/2009-05-13 声明:本篇文章主要参考了http://blog.ednchina.com/bluehackerfreertos支持多个任务具有相同的优先级,因此,当它被配置为可抢占内核时,调度算法既支持基于优先级的调度,转载 2014-07-07 16:22:26 · 2355 阅读 · 0 评论 -
FreeRTOS任务切换解析
URL: http://blog.sina.com.cn/s/blog_5f0bed160100tqnu.html说明:嵌入式系统FreeRTOS任务切换牵涉到具体硬件体系结构的支持,(堆栈类型,寄存器种类,工作模式等不同)下面根据CortexM3内核---STM32处理器---进行介绍:一:启动第一个任务,二:portYIELD_WITHIN_API(任务切换转载 2014-07-07 16:30:09 · 1296 阅读 · 0 评论 -
Zynq7000术语详解
URL: http://www.openhw.org/bbs/article_1237_380029.html相信大家刚看到Zynq手册的时候,对着那么一大堆缩略语肯定是一头雾水,特转来一篇文章,为大家解惑摘要:本文介绍与XILINX的EPP平台成员, ZYNQ芯片相关的缩写术语和含义. 与简单翻译术语不同,本文对每个缩写在本行业其他公司的展开含义也略作介绍, 避免混转载 2014-07-07 16:57:29 · 1372 阅读 · 0 评论 -
FreeRTOS: Change the priority of a task from within an ISR?
URL: http://ehc.ac/p/freertos/discussion/382005/thread/4c7ba356/Does there exist a way to change the priority of a task from within an ISR?Thanks,转载 2014-07-08 14:43:52 · 1067 阅读 · 0 评论 -
vTaskPrioritySet和uxTaskPriorityGet源码分析
URL: /*----------------------------------------------------------- *pxTask:被修改优先级的任务句柄(即目标任务)——参考xTaskCreate() API *函数的参数pxCreatedTask 以了解如何得到任务句柄方面的信息。 *任务可以通过传入NULL 值来修改自己的优先级。 *uxNewPri转载 2014-07-07 16:25:40 · 1694 阅读 · 0 评论 -
FreeRTOS vApplicationSetupHardware()
URL: http://www.freertos.org/Interactive_Frames/Open_Frames.html?http://interactive.freertos.org/forums转载 2014-07-08 14:29:11 · 1113 阅读 · 0 评论 -
zedboard的裸机中断实验(一)
URL: http://blog.csdn.net/xzyiverson/article/details/20397313注:这里按键使用了AXI总线GPIO,led使用的MIO控制。学习了zynq的中断系统后,这里做一个简单的中断实验,第一个中断的实验是一个简单的按键中断实验。开发环境:XPS14.6+SDK14.6一:硬件配置1. 启动xps,转载 2014-03-19 13:23:29 · 1154 阅读 · 0 评论 -
xilinx PowerPC 中断
URL: http://hi.baidu.com/firstm25/item/b8343ef87a255810fe3582b6 PowerPC内核仅支持两个外部中断源,在处理多中断要求时需要引入“中断控制器(interrupt controller,INTC)”。这是EDK提供的中断处理机制,并提供了三种中断处理的驱动(drivers):OPB_INTC(挂在PLB或OPB总线上的外转载 2014-03-18 17:11:36 · 1871 阅读 · 0 评论 -
zedboard--zedboard学习小结
URL: http://blog.csdn.net/xzyiverson/article/details/17245231ps: 原博主的签名很有趣:门坎,迈过了就是门,迈不过就是坎。转眼间研二上学期就即将过去了,回顾从9月份以来学习zedboard,感觉一直徘徊,有很多东西还没有理清楚,以前的博客也是乱七八糟的,希望自己也整理一下思路,这里对自己已经学习和知道的东西做一个小小的总转载 2014-03-14 11:48:14 · 1087 阅读 · 1 评论 -
zedboard(zynq)怎么学,学习资料和推荐书籍
URL:http://blog.csdn.net/tianhen791/article/details/12657071目录[-]另外其他一些很有用的资料ZedBoard嵌入式Linux操作系统Xilinx FPGA相关连接以下提供的资料,若未提供链接,直接百度搜索引号里的关键字即可 (1)“Zedboard 评测(一)"——Demo演示转载 2013-12-10 15:59:02 · 2254 阅读 · 1 评论 -
Xilinx PlanAhead 使用方法及心得
URL: http://www.eefocus.com/spencer/blog/12-06/280562_0390e.htmlPlanAhead这个软件出现在ISE工具包里已经很久了。具体是什么时候集成进去的,我也不去深究了。但是,在ISE12里,PlanAhead的功能出现了很大的变化,不再仅仅是过去的约束软件,而是加入了RTL Design(Synthesize),Netlist D转载 2013-12-13 15:55:46 · 8369 阅读 · 0 评论 -
I2C总线深入浅出
URL: http://blog.csdn.net/ce123_zhouwei/article/details/6877000 I2C总线深入浅出 IIC总线,是INTER-IC串行总线的缩写。INTER-IC原文大意是用于相互作用的集成电路,这种集成电路主要由双向串行时钟线SCL和双向串行数据线SDA两条线路组成,由荷兰菲利浦公司于80年代研制开发成功转载 2013-12-30 10:35:41 · 656 阅读 · 0 评论 -
使用逻辑分析仪时如何防止reg_wire型信号被优化掉
URL: http://www.cnblogs.com/nucfrank/archive/2012/04/12/2443614.html使用逻辑分析仪时如何防止reg_wire型信号被优化掉 随着FPGA设计复杂程度越来越高,芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵,而且操作比较复杂。目前,FPGA芯片的两大供应商都为自己的FPGA芯片转载 2013-12-30 14:08:53 · 1130 阅读 · 0 评论 -
防止ISE综合时内部信号/模块被综合掉
URL: http://blog.csdn.net/guqian110/article/details/169096271. ISE综合掉内部模块和信号ISE 综合的时候会自动优化掉模块内部的一些信号,甚至是模块也有可能被综合掉...但是,有时候为了调试,在chipscope中要观察这些内部的reg和wire,这时候就需要手动设置ISE的综合选项或者在代码中添加约束转载 2013-12-30 14:54:44 · 2746 阅读 · 0 评论 -
ISE中使用notepad++ 的设置及quicktext插件的安装方法
URL: http://blog.csdn.net/love_sunshine/article/details/6004929ISE的开发环境不如VS友好,不提供自动缩进,每次自己敲空格会特别繁琐,而且代码不够工整。解决这个问题的方法之一是使用notepad++编辑代码,具体设置如下:安装notepad++假设装在D盘,下载插件quicktext,这里用的版本是v0.2.1,解转载 2013-12-31 14:50:17 · 2744 阅读 · 0 评论 -
[Craftor原创] I2S总线接口设计(Verilog)
URL: http://www.cnblogs.com/craftor/archive/2011/11/06/2237947.htmlI2S是数字音频的接口,这里不用多说,请读者自己查阅相关资料。本文中要设计的是FPGA与数字音频芯片的I2S接口时序。简单点说,就是通过FPGA向音频芯片写数据,通过的是I2S总线,因为这个总线比较麻烦,我在这里做成接口模块,其它模块直接拿来用就转载 2014-01-06 00:53:58 · 1258 阅读 · 0 评论 -
verilog HDL中wire和reg的区别
URL: http://www.cnblogs.com/tureno/articles/2218669.htmlwire表示直通,即输入有变化,输出马上无条件地反映(如与、非门的简单连接)。reg表示一定要有触发,输出才会反映输入的状态。reg相当于存储单元,wire相当于物理连线。reg表示一定要有触发,没有输入的时候可以保持原来的值,但不直接实际的硬件电路对应。转载 2014-01-06 14:55:49 · 2868 阅读 · 0 评论 -
有限状态机设计
URL: http://www.cnblogs.com/woshitianma/archive/2013/01/07/2849580.html1. 状态机的基本概念数字系统分两大类FSM:Moore和Mealy。FSM是用来表示有限个状态之间转移和动作等行为。1.2 Moore状态机Moore FSm由Edward F. Moore 提出。特点是输出只由当前状态转载 2014-01-06 17:57:03 · 804 阅读 · 0 评论 -
Verilog状态机的编写学习
URL: http://www.cnblogs.com/woshitianma/archive/2013/01/03/2843044.html转自:http://bbs.ednchina.com/BLOG_ARTICLE_53109.HTM时序电路的状态是一个状态变量集合,这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息状态机采用V转载 2014-01-06 17:58:35 · 870 阅读 · 0 评论 -
verilog程序,ISE 10.1环境下,检查语法和仿真均可,综合出错“ this signal is connected to multiple drivers.”
URL: http://blog.csdn.net/jbb0523/article/details/6946899背景:Xilinx公司的FPGA ,ISE 10.1 开发环境, verilog HDL语言问题描述:检查语法没有错误,用modelsim仿真也可以,但综合时出错,错误如下: ERROR:Xst:528 - Multi-source in Uni转载 2014-01-09 13:13:29 · 1236 阅读 · 0 评论 -
I2S音频总线学习(一)数字音频技术
URL:http://blog.csdn.net/ce123_zhouwei/article/details/6919862IIS音频总线学习(一)数字音频技术一、声音的基本概念 声音是通过一定介质传播的连续的波。图1 声波重要指标:振幅:音量的大小周期:重复出现的时间间隔频率:指信号每秒钟变化的次数声音按频率分类:转载 2013-12-26 09:46:00 · 1028 阅读 · 0 评论 -
I2S音频总线学习(二)I2S总线协议
URL: http://blog.csdn.net/ce123_zhouwei/article/details/6919954I2S音频总线学习(二)I2S总线协议一、I2S总线概述 音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场,例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说,标准化的信息传输结构转载 2013-12-26 10:23:04 · 699 阅读 · 0 评论 -
嵌入式操作系统FreeRTOS的原理与实现
URL: http://www.eefocus.com/sensorwireless/blog/08-03/144457_c9bd6.html摘要:FreeRTOS是一个源码公开的免费的嵌入式实时操作系统,通过研究其内核可以更好地理解嵌入式操作系统的实现原理.本文主要阐述FreeRTOS系统中的任务调度机制、时间管理机制、任务管理机制以及内存分配策略的实现原理,并指出FreeRTOS在应用中的转载 2013-12-27 17:43:12 · 1856 阅读 · 0 评论 -
Verilog HDL数据类型
URL: http://blog.csdn.net/formerman/article/details/4540628Verilog HDL的数据类型分为两大类:线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线,其数值由驱动元件决定。如果没有驱动元件接到线网上,则其默认值为高阻z。寄存器类型主要表示数据的存储单元,其默认值为不定x。二者最大的区别在转载 2014-01-13 14:23:47 · 1247 阅读 · 0 评论 -
I2C总线协议详解
URL: http://blog.csdn.net/subkiller/article/details/4508441I2C总线定义 I2C(Inter-Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线,用于连接微控制器及其外围设备。I2C总线产生于在80年代,最初为音频和视频设备开发,如今主要在服务器管理中使用,其中包转载 2014-01-15 13:02:53 · 793 阅读 · 0 评论 -
ZedBoard-自定义PWM外设及TTC定时器API探索
URL: http://www.61ic.com/FPGA/Xilinx/201211/46138.html最近拿到了ZedBoard,玩了两三天把官方提供的例程跑了差不多一半。先把官方的HelloWorld和“按键-定时器-点灯”的裸跑工程跑一遍,熟悉一下开发环境;然后自己自定义了一个工程,用PS-GPIO和EMIO-GPIO跑了个小程序,总算弄明白了EMIO的结构与作用(这部分在Xilin转载 2014-07-07 17:05:51 · 2084 阅读 · 0 评论