F28335 时钟及控制系统

1 F28335 系统时钟来源

1.1 振荡器OSC与锁相环PLL

时钟信号对于DSP来说是非常重要的，它为DSP工作提供一个稳定的机器周期从而使系统能够正常运行。时钟系统犹如人的心脏，一旦有问题整个系统就崩溃。DSP 属于数字信号处理器， 它正常工作也必须为其提供时钟信号。那么这个时钟信号从何而来呢？时钟信号 自然是由时钟信号的源头（简称时钟源）产生，下面我们就来分析下 F28335 内部的时钟电路。如下图 所示：

按照图中标号顺序分别介绍，从上图可以看到，F28335 的时钟源基于PLL的时钟模块
有两种操作模式：
（1）采用外部振荡器OSC作为时钟源（简称外部时钟源），即在 XCLKIN 引脚提供
一定频率的时钟信号或者通过复用的 X1 引脚提供，即由其他数字系统或外部振荡器
引入。

（2）采用 F28335 内部振荡器OSC作为时钟源（简称内部时钟），在 X1 和 X2 引
脚之间连接一个晶体就可以产生时钟源（我们开发板采用的是30MHZ晶振操作模式）.

三种输入时钟配置：2种外部时钟源信号接法和1种内部时钟源接法
①外部时钟源信号接入方法有 2 种，分别针对的是电压为 3.3V 的外部时钟 和
1.9V 的外部时钟。
（A）外部时钟信号接入方式 1，即采用 3.3V 的外部时钟。如下图所示：

3.3V 外部时钟信号直接接入 XCLKIN 引脚，X1 引脚接 GND，X2 引脚悬空，系 统内高电平不能超过 VDDIO，即 3.3V。

（B）外部时钟信号接入方式 2，即采用 1.9V 的外部时钟。如下图所示：

1.9V 外部时钟信号直接接入 X1 引脚，XCLKIN 引脚接 GND，X2 引脚悬空，系统内高电平不能超过 VDD，即 1.9V。

②内部时钟源信号接法如图 7.1.1 所示：

图 7.1.1 内部时钟信号
从上图可以看到 XCLKIN 引脚接地，X1 和 X2 引脚间接入了一个晶振。 在实际的应
用中，我们一般不采用外部振荡器方式，直接采用内部振荡器的并联谐振方式，典型的接法是在 X1 和 X2 引脚间接入一个 30MHz 晶振，2个负载电容12PF，并控制ESR（等效串联电阻）范围25~40欧。，选择 30MHZ 晶振是因为若直接采用更高频率晶振，不仅价格会上升，而且晶振电路还需要做 EMC 处理，即需要设计特殊的晶振电路，而 30MHZ 晶振目前是比较容易获取的。

（3）大家都知道 TMS320F23885 工作的最高主频是 150MHz，但实际提供的晶振
是30MHZ，希望 CPU 能工作在最高主频上，这怎么才能让这 30M 转变成 150M供 CPU
工作呢？这就需要提到TMS320F23885上有一个片载、基于PLL倍频器的时钟模块，它提供所有的时钟信号以