目录
1. 概述
在JESD204接口出现以前,数模转换器的数字接口绝大多数是差分LVDS的接口,这就造成了布板的困难,当PCB的密度很大的时候就需要增加板层从而造成制版的成本。但是JESD204需要进行严格的同步和时延的测量,接口逻辑会比LVDS复杂。JESD204 有不同的版本,但是大部分用的subclass1。
2. 时钟
device clock 是器件工作的主时钟,一般在模数转换器里为采样时钟或者整数倍频的时钟,其协议本身的帧和多帧时钟也是基于device clock 。sysref是用于指示不同转换器或者逻辑的device clock的沿,或者不同器件间的deterministic latency 的参考。
device clock 和sysref必须满足的时序关系。sysref 的第一个上升沿要非常容易的能被device clock捕捉到。通常会因为PCB 的线长以及时钟器件不同,通道输出时的skew会带来一定的误差,dev