xilinx7中管脚mrcc和srcc_Xilinx 7系列SelectIO结构之IO属性和约束

引言:通过属性或者约束可以访问7系列FPGA I/O资源某些特性。本文我们介绍和I/O资源相关的属性和约束:

  • DCI_CASCADE约束
  • 位置约束(LOC)约束
  • IOSTANDARD属性
  • IBUF_LOW_PWR属性
  • SLEW约束
  • 输出驱动电流强度
  • 上拉/下拉/keeper
  • 差分端接属性(DIFF_TERM)
  • VCCAUX_IO属性

1.DCI_CASCADE约束

DCI_CASECADE约束定义了一个DCI主bank和它对应的从bank。该属性使用以下语法在.XDC文件中进行约束。

02fe2cfb035775c76a9397bdf6eb4bb1.png

图1、DCI_CASCADE约束语法

2.位置约束(LOC)

位置约束用来明确使用I/O所处的管脚的位置,位置约束是通过管脚唯一编号来进行的。

34ffdc89f4f4a7468ef66b327e9fd34a.png

图2、LOC约束语法

  • 1
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值